JAJSNU0E January   1996  – May 2022 SN54HC241 , SN74HC241

PRODUCTION DATA  

  1. 特長
  2. 概要
  3. Revision History
  4. Pin Configuration and Functions
  5. Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions (1)
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Switching Characteristics
    6. 5.6 Switching Characteristics
    7. 5.7 Operating Characteristics
  6. Parameter Measurement Information
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. Power Supply Recommendations
  9. Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • NS|20
  • N|20
  • DW|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

概要

これらの 8 進バッファ / ライン・ドライバは、3 ステート・メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ / トランスミッタの性能と密度の両方を向上させることに特化して設計されています。HC241 デバイスは、独立した出力イネーブル (1OE、2OE) 入力を備えた 2 つの 4 ビット・バッファ / ドライバで構成されています。1OE が LOW、2OE が HIGH の場合、デバイスは A 入力からの非反転型データを Y 出力に渡します。1OE が HIGH、2OE が LOW の場合、各バッファとドライバの出力は高インピーダンス状態になります。

製品情報
部品番号 パッケージ(1) 本体サイズ (公称)
SN74HC241DW SOIC (20) 12.80mm × 7.50mm
SN74HC241N PDIP (20) 25.40mm × 6.35mm
SN74HC241NSR SO (20) 15.00mm × 5.30mm
SN74HC241PW TSSOP (20) 6.50mm × 4.40mm
SN54HC241J CDIP (20) 26.92mm × 6.92mm
SNJ54HC241FK LCCC (20) 8.89mm × 8.45mm
利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-0DA77226-0A90-4CC9-9CB8-F5EA1938AE3E-low.png機能ブロック図