JAJSGN5F December   2018  – November 2023 TMP61

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 TMP61 の R-T 表
      2. 7.3.2 線形抵抗曲線
      3. 7.3.3 正温度係数 (PTC)
      4. 7.3.4 内蔵フェイルセーフ
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 サーミスタ・バイアス回路
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 コンパレータを使用した過熱保護
          2. 8.2.1.2.2 サーマル・フォールドバック
        3. 8.2.1.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 用語集
    5. 9.5 静電気放電に関する注意事項
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.2.1.3 アプリケーション曲線

TMP61 の精度は、選択したバイアス回路によって異なります。図 8-13 に、この差を示します。抵抗分圧器回路 (RBIAS = 10kΩ ±1%) で VBIAS を 2V とした場合、または IBIAS を 200µA とした場合の VTEMP を示します。使用する電源は理想的であると仮定します。もっとも高い精度は、直接電流バイアス方式を使用することで得られます。

GUID-B03D4AB6-D77D-4E0B-A128-289F0BD3A070-low.gif図 8-13 バイアス方式に応じた TMP61 の電圧出力と温度誤差