JAJSIS3B March   2020  – November 2020 TMP64-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     ピンの機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 TMP64-Q1 の R-T 表
      2. 8.3.2 線形抵抗曲線
      3. 8.3.3 正温度係数 (PTC)
      4. 8.3.4 内蔵フェイルセーフ
    4. 8.4 デバイスの機能モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 サーミスタ・バイアス回路
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 コンパレータを使用した過熱保護
          2. 9.2.1.2.2 サーマル・フォールドバック
        3. 9.2.1.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントの更新通知を受け取る方法
    2. 12.2 サポート・リソース
    3. 12.3 商標
    4. 12.4 静電気放電に関する注意事項
    5. 12.5 用語集
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.1 概要

TMP64-Q1 シリーズのシリコン・リニア・サーミスタは、線形の正温度係数 (PTC) により、広い動作温度範囲にわたって均一で安定した温度係数抵抗 (TCR) を実現します。テキサス・インスツルメンツは、デバイスのドーピング・レベルとアクティブ領域面積で主要な特性 (抵抗温度係数 (TCR)、公称抵抗値 (R25)) を制御する特殊なシリコン・プロセスを採用しています。このデバイスは、極性を持つ端子に起因するアクティブ領域と基板から成ります。正の端子は高電位側に接続します。負の端子は低電位側に接続します。

単なる抵抗デバイスである NTC とは異なり、TMP64-Q1 の抵抗はデバイスを流れる電流の影響を受け、その抵抗値は温度に応じて変化します。分圧器回路では、上側の抵抗の値を 47kΩ に保つことを推奨します。上側の抵抗の値または VBIAS 値を変更すると、TMP64-Q1 の抵抗・温度変換表 (R-T 表) が変わり、これによって「Topic Link Label9.2.1.1」セクションに記載する多項式も変わります。詳細については、Topic Link Label8.3.1 を参照してください。

Equation1. TCR (ppm/℃) = (RT2 - RT1) / ((T2 - T1) × R(T2 +T1)/2)

このドキュメント全体で使用される主な用語の定義を以下に示します。

  • ISNS：TMP64-Q1 を流れる電流。
  • VSNS：2 個の TMP64-Q1 端子間の電圧。
  • IBias：バイアス回路から供給される電流。
  • VBias：バイアス回路から供給される電圧。
  • VTemp：測定温度に対応する出力電圧。なお、これは VSns とは異なります。TMP64-Q1 をハイサイドに配置する分圧器回路の使用事例では、VTemp は RBias の両端で測定されます。