JAJSFZ5Q June   2007  – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
    1. 3.1 機能ブロック図
  4. 改訂履歴
  5. デバイスの比較
    1. 5.1 関連製品
  6. 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
  7. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格 - 車載用
    3. 7.3  ESD 定格 - 民生用
    4. 7.4  推奨動作条件
    5. 7.5  消費電力の概略
      1. 7.5.1 TMS320F28335/F28235 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      2. 7.5.2 TMS320F2834/F28234 電源ピンでの消費電流 (150MHz SYSCLKOUT)
      3. 7.5.3 消費電流の低減
      4. 7.5.4 消費電流のグラフ
    6. 7.6  電気的特性
    7. 7.7  熱抵抗特性
      1. 7.7.1 PGF パッケージ
      2. 7.7.2 PTP パッケージ
      3. 7.7.3 ZHH パッケージ
      4. 7.7.4 ZAY パッケージ
      5. 7.7.5 ZJZ パッケージ
    8. 7.8  熱設計の検討事項
    9. 7.9  タイミングおよびスイッチング特性
      1. 7.9.1 タイミング・パラメータの記号説明
        1. 7.9.1.1 タイミング・パラメータに関する一般的注意事項
        2. 7.9.1.2 テスト負荷回路
        3. 7.9.1.3 デバイス・クロック表
          1. 7.9.1.3.1 クロックおよび命名規則 (150MHz デバイス)
          2. 7.9.1.3.2 クロックおよび命名規則 (100MHz デバイス)
      2. 7.9.2 電源シーケンス
        1. 7.9.2.1 パワー・マネージメントおよび監視回路ソリューション
        2. 7.9.2.2 リセット (XRS) のタイミング要件
      3. 7.9.3 クロックの要件および特性
        1. 7.9.3.1 入力クロック周波数
        2. 7.9.3.2 XCLKIN のタイミング要件 – PLL イネーブル
        3. 7.9.3.3 XCLKIN のタイミング要件 – PLL ディセーブル
        4. 7.9.3.4 XCLKOUT のスイッチング特性 (PLL バイパスまたはイネーブル)
        5. 7.9.3.5 タイミング図
      4. 7.9.4 ペリフェラル
        1. 7.9.4.1 汎用入出力 (GPIO)
          1. 7.9.4.1.1 GPIO - 出力タイミング
            1. 7.9.4.1.1.1 汎用出力のスイッチング特性
          2. 7.9.4.1.2 GPIO - 入力タイミング
            1. 7.9.4.1.2.1 汎用入力のタイミング要件
          3. 7.9.4.1.3 入力信号のサンプリング・ウィンドウ幅
          4. 7.9.4.1.4 低消費電力モードのウェークアップ・タイミング
            1. 7.9.4.1.4.1 アイドル・モードのタイミング要件
            2. 7.9.4.1.4.2 アイドル・モードのスイッチング特性
            3. 7.9.4.1.4.3 アイドル・モードのタイミング図
            4. 7.9.4.1.4.4 スタンバイ・モードのタイミング要件
            5. 7.9.4.1.4.5 スタンバイ・モードのスイッチング特性
            6. 7.9.4.1.4.6 スタンバイ・モードのタイミング図
            7. 7.9.4.1.4.7 ホールト・モードのタイミング要件
            8. 7.9.4.1.4.8 ホールト・モードのスイッチング特性
            9. 7.9.4.1.4.9 ホールト・モードのタイミング図
        2. 7.9.4.2 拡張制御ペリフェラル
          1. 7.9.4.2.1 拡張パルス幅変調器 (ePWM) タイミング
            1. 7.9.4.2.1.1 ePWM のタイミング要件
            2. 7.9.4.2.1.2 ePWM のスイッチング特性
          2. 7.9.4.2.2 トリップ・ゾーン入力のタイミング
            1. 7.9.4.2.2.1 トリップ・ゾーン入力のタイミング要件
          3. 7.9.4.2.3 高分解能 PWM のタイミング
            1. 7.9.4.2.3.1 SYSCLKOUT = (60~150MHz) での高分解能 PWM 特性
          4. 7.9.4.2.4 拡張キャプチャ (eCAP) タイミング
            1. 7.9.4.2.4.1 拡張キャプチャ (eCAP) タイミング要件
            2. 7.9.4.2.4.2 eCAP のスイッチング特性
          5. 7.9.4.2.5 拡張直交エンコーダ・パルス (eQEP) モジュールのタイミング
            1. 7.9.4.2.5.1 拡張直交エンコーダ・パルス (eQEP) モジュールのタイミング要件
            2. 7.9.4.2.5.2 eQEP のスイッチング特性
          6. 7.9.4.2.6 ADCの変換開始タイミング
            1. 7.9.4.2.6.1 外部 ADC 変換開始のスイッチング特性
            2. 7.9.4.2.6.2 ADCSOCAO または ADCSOCBO タイミング
        3. 7.9.4.3 外部割り込みのタイミング要件
          1. 7.9.4.3.1 外部割り込みのタイミング要件
          2. 7.9.4.3.2 外部割り込みのスイッチング特性
          3. 7.9.4.3.3 外部割り込みのタイミング図
        4. 7.9.4.4 I2C の電気的仕様およびタイミング
          1. 7.9.4.4.1 I2C のタイミング
        5. 7.9.4.5 シリアル・ペリフェラル・インターフェイス (SPI) のタイミング
          1. 7.9.4.5.1 マスタ・モードのタイミング
            1. 7.9.4.5.1.1 SPI マスタ・モードの外部タイミング (クロック位相 = 0)
            2. 7.9.4.5.1.2 SPI マスタ・モードの外部タイミング (クロック位相 = 1)
          2. 7.9.4.5.2 スレーブ・モードのタイミング
            1. 7.9.4.5.2.1 SPI スレーブ・モードの外部タイミング (クロック位相 = 0)
            2. 7.9.4.5.2.2 SPI スレーブ・モードの外部タイミング (クロック位相 = 1)
        6. 7.9.4.6 マルチチャネル・バッファ付きシリアル・ポート (McBSP) のタイミング
          1. 7.9.4.6.1 McBSP の送信および受信タイミング
            1. 7.9.4.6.1.1 McBSP のタイミング要件
            2. 7.9.4.6.1.2 McBSP のスイッチング特性
          2. 7.9.4.6.2 SPI マスタまたはスレーブとしての McBSP タイミング
            1. 7.9.4.6.2.1 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 10b、CLKXP = 0)
            2. 7.9.4.6.2.2 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 10b、CLKXP = 0)
            3. 7.9.4.6.2.3 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 11b、CLKXP = 0)
            4. 7.9.4.6.2.4 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 11b、CLKXP = 0)
            5. 7.9.4.6.2.5 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 10b、CLKXP = 1)
            6. 7.9.4.6.2.6 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 10b、CLKXP = 1)
            7. 7.9.4.6.2.7 SPI マスタまたはスレーブとしての McBSP タイミング要件 (CLKSTP = 11b、CLKXP = 1)
            8. 7.9.4.6.2.8 SPI マスタまたはスレーブとしての McBSP スイッチング特性 (CLKSTP = 11b、CLKXP = 1)
      5. 7.9.5 MCU への JTAG デバッグ・プローブ接続 (信号バッファなし)
      6. 7.9.6 外部インターフェイス (XINTF) のタイミング
        1. 7.9.6.1 USEREADY = 0
        2. 7.9.6.2 同期モード (USEREADY = 1、READYMODE = 0)
        3. 7.9.6.3 非同期モード (USEREADY = 1、READYMODE = 1)
        4. 7.9.6.4 XINTF 信号の XCLKOUT への整列
        5. 7.9.6.5 外部インターフェイスの読み取りタイミング
          1. 7.9.6.5.1 外部インターフェイスの読み取りタイミング要件
          2. 7.9.6.5.2 外部インターフェイス読み取りのスイッチング特性
        6. 7.9.6.6 外部インターフェイスの書き込みタイミング
          1. 7.9.6.6.1 外部インターフェイス書き込みのスイッチング特性
        7. 7.9.6.7 外部インターフェイス読み取り時レディのタイミング (1つの外部ウェイト状態)
          1. 7.9.6.7.1 外部インターフェイス読み取りのスイッチング特性 (読み取り時のレディ、1つのウェイト状態)
          2. 7.9.6.7.2 外部インターフェイスの読み取りタイミング要件 (読み取り時のレディ、1つのウェイト状態)
          3. 7.9.6.7.3 同期 XREADY のタイミング要件 (読み取り時のレディ、1つのウェイト状態)
          4. 7.9.6.7.4 非同期 XREADY のタイミング要件 (読み取り時のレディ、1つのウェイト状態)
        8. 7.9.6.8 外部インターフェイス書き込み時レディのタイミング (1つの外部ウェイト状態)
          1. 7.9.6.8.1 外部インターフェイス書き込みのスイッチング特性 (書き込み時のレディ、1つのウェイト状態)
          2. 7.9.6.8.2 同期 XREADY のタイミング要件 (書き込み時のレディ、1つのウェイト状態)
          3. 7.9.6.8.3 非同期 XREADY のタイミング要件 (書き込み時のレディ、1つのウェイト状態)
        9. 7.9.6.9 XHOLD および XHOLDA のタイミング
          1. 7.9.6.9.1 XHOLD/ XHOLDA のタイミング要件 (XCLKOUT = XTIMCLK)
          2. 7.9.6.9.2 XHOLD/XHOLDA のタイミング要件 (XCLKOUT = 1/2 XTIMCLK)
      7. 7.9.7 フラッシュ のタイミング
        1. 7.9.7.1 A および S 温度仕様品のフラッシュ耐久性
        2. 7.9.7.2 Q 温度仕様品のフラッシュ耐久性
        3. 7.9.7.3 150MHz SYSCLKOUT でのフラッシュ・パラメータ
        4. 7.9.7.4 フラッシュ / OTP アクセス・タイミング
        5. 7.9.7.5 フラッシュ・データ保持期間
    10. 7.10 オンチップ A/D コンバータ
      1. 7.10.1 ADC の電気的特性 (推奨動作条件範囲内)
      2. 7.10.2 ADC パワーアップ制御ビットのタイミング
        1. 7.10.2.1 ADC パワーアップ遅延
        2. 7.10.2.2 各種 ADC 構成での標準消費電流 (25MHz ADCCLK 時)
      3. 7.10.3 定義
      4. 7.10.4 シーケンシャル・サンプリング・モード (シングル・チャネル) (SMODE = 0)
        1. 7.10.4.1 シーケンシャル・サンプリング・モードのタイミング
      5. 7.10.5 同時サンプリング・モード (デュアル・チャネル) (SMODE = 1)
        1. 7.10.5.1 同時サンプリング・モードのタイミング
      6. 7.10.6 詳細説明
    11. 7.11 F2833x デバイスと F2823x デバイス間の移行
  8. 詳細説明
    1. 8.1 概要
      1. 8.1.1  C28x CPU
      2. 8.1.2  メモリ・バス (ハーバード・バス・アーキテクチャ)
      3. 8.1.3  ペリフェラル・バス
      4. 8.1.4  リアルタイムの JTAG および分析
      5. 8.1.5  外部インターフェイス (XINTF)
      6. 8.1.6  フラッシュ
      7. 8.1.7  M0、M1 SARAM
      8. 8.1.8  L0、L1、L2、L3、L4、 L5、L6、L7 SARAM
      9. 8.1.9  ブート ROM
        1. 8.1.9.1 ブートローダが使用するペリフェラル・ピン
      10. 8.1.10 セキュリティ
      11. 8.1.11 ペリフェラル割り込み拡張 (PIE) ブロック
      12. 8.1.12 外部割り込み (XINT1~XINT7、XNMI)
      13. 8.1.13 発振器および PLL
      14. 8.1.14 ウォッチドッグ
      15. 8.1.15 ペリフェラル・クロック
      16. 8.1.16 低消費電力モード
      17. 8.1.17 ペリフェラル・フレーム 0、1、2、3 (PFn)
      18. 8.1.18 汎用入出力 (GPIO) マルチプレクサ
      19. 8.1.19 32 ビット CPU タイマ (0、1、2)
      20. 8.1.20 制御ペリフェラル
      21. 8.1.21 シリアル・ポート・ペリフェラル
    2. 8.2 ペリフェラル
      1. 8.2.1  DMAの概要
      2. 8.2.2  32 ビット CPU タイマ 0、CPU タイマ 1、CPU タイマ 2
      3. 8.2.3  拡張 PWM モジュール
      4. 8.2.4  高分解能 PWM (HRPWM)
      5. 8.2.5  拡張 CAP モジュール
      6. 8.2.6  拡張 QEP モジュール
      7. 8.2.7  A/D コンバータ (ADC) モジュール
        1. 8.2.7.1 ADC を使用しない場合の ADC 接続
        2. 8.2.7.2 ADC レジスタ
        3. 8.2.7.3 ADC 較正
      8. 8.2.8  マルチチャネル・バッファ付きシリアル・ポート (McBSP) モジュール
      9. 8.2.9  拡張コントローラ・エリア・ネットワーク (eCAN) モジュール (eCAN-A および eCAN-B)
      10. 8.2.10 シリアル通信インターフェイス (SCI) モジュール (SCI-A、SCI-B、SCI-C)
      11. 8.2.11 シリアル・ペリフェラル・インターフェイス (SPI) モジュール (SPI-A)
      12. 8.2.12 I2C (Inter-Integrated Circuit)
      13. 8.2.13 GPIO マルチプレクサ
      14. 8.2.14 外部インターフェイス (XINTF)
    3. 8.3 メモリ・マップ
    4. 8.4 レジスタ・マップ
      1. 8.4.1 デバイス・エミュレーション・レジスタ
    5. 8.5 割り込み
      1. 8.5.1 外部割り込み
    6. 8.6 システム制御
      1. 8.6.1 OSC および PLL ブロック
        1. 8.6.1.1 外部基準発振器クロック・オプション
        2. 8.6.1.2 PLLベースのクロック・モジュール
        3. 8.6.1.3 入力クロック喪失
      2. 8.6.2 ウォッチドッグ・ブロック
    7. 8.7 低消費電力モード・ブロック
  9. アプリケーション、実装、およびレイアウト
    1. 9.1 TI リファレンス・デザイン
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 使い始めと次の手順
    2. 10.2 デバイスおよび開発ツールの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 Electrostatic Discharge Caution
    8. 10.8 Glossary
  11. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ再設計の詳細
    2. 11.2 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • ZJZ|176
  • PGF|176
  • PTP|176
サーマルパッド・メカニカル・データ
発注情報

メモリ・マップ

図 8-23図 8-25 には、次の事項が適用されます。

  • 図のメモリ・ブロックの大きさは、メモリのサイズに比例していません。
  • ペリフェラル・フレーム 0、ペリフェラル・フレーム 1、ペリフェラル・フレーム 2、ペリフェラル・フレーム 3 のメモリ・マップは、データ・メモリのみに限定されます。ユーザー・プログラムは、プログラム領域でこれらのメモリ・マップにアクセスできません。
  • 保護 されている場合、パイプラインの順序ではなく、「書き込み後の読み取り」動作の順序が維持されます。詳細 については、『TMS320x2833x、TMS320x2823x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』 の「システム制御および割り込み」の章を参照してください。
  • 特定のメモリ範囲は、構成後の不要な書き込みに対して EALLOW 保護されています。
  • 0x38 0080~0x38 008F の領域には、ADC 較正ルーチンが書き込まれています。ユーザーは、この領域に書き込むことができません。
  • eCAN モジュールをアプリケーションで使用しない場合は、使用可能な RAM (LAM、MOTS、MOTO、メールボックス RAM) を汎用 RAM として使用できます。この場合、CAN モジュールのクロックをイネーブルにする必要があります。

GUID-64B2AE89-0347-4B42-8C15-8CBFF1535EA9-low.gif図 8-23 F28335、F28333、F28235 メモリ・マップ
GUID-DC25AD73-03EE-4B10-A423-4B38096BE05F-low.gif図 8-24 F28334、F28234 メモリ・マップ
GUID-C975D549-64D2-4A19-B4E9-F4E91CBEDE8D-low.gif図 8-25 F28332、F28232 メモリ・マップ
表 8-22 F28335、F28333、F28235 のフラッシュ・セクタのアドレス
アドレス範囲プログラムおよびデータの領域
0x30 0000~0x30 7FFFセクタ H (32K × 16)
0x30 8000~0x30 FFFFセクタ G (32K × 16)
0x31 0000~0x31 7FFFセクタ F (32K × 16)
0x31 8000~0x31 FFFFセクタ E (32K × 16)
0x32 0000~0x32 7FFFセクタ D (32K × 16)
0x32 8000~0x32 FFFFセクタ C (32K × 16)
0x33 0000~0x33 7FFFセクタ B (32K × 16)
0x33 8000~0x33 FF7Fセクタ A (32K × 16)
0x33 FF80~0x33 FFF5コード・セキュリティ・モジュールを使用する場合は 0x0000 を書き込みます
0x33 FFFF6~0x33 FFF7フラッシュからのブートのエントリ・ポイント
(ここにブランチ命令を書き込みます)
0x33 FFFF8~0x33 FFFFセキュリティ・パスワード
(128ビット) (すべてゼロを書き込むことはできません)
表 8-23 F28334、F28234のフラッシュ・セクタのアドレス
アドレス範囲 プログラムおよびデータの領域
0x32 0000~0x32 3FFF セクタ H (16K × 16)
0x32 4000~0x32 7FFF セクタ G (16K × 16)
0x32 8000~0x32 BFFF セクタ F (16K × 16)
0x32 C000~0x32 FFFF セクタ E (16K × 16)
0x33 0000~0x33 3FFF セクタ D (16K × 16)
0x33 4000~0x33 7FFFF セクタ C (16K × 16)
0x33 8000~0x33 BFFF セクタ B (16K × 16)
0x33 C000~0x33 FF7F セクタ A (16K × 16)
0x33 FF80~0x33 FFF5コード・セキュリティ・モジュールを使用する場合は 0x0000 を書き込みます
0x33 FFFF6~0x33 FFF7フラッシュからのブートのエントリ・ポイント
(ここにブランチ命令を書き込みます)
0x33 FFFF8~0x33 FFFFセキュリティ・パスワード (128ビット)
(すべてゼロにプログラムすることはできません)
表 8-24 F28332、F28232 のフラッシュ・セクタのアドレス
アドレス範囲 プログラムおよびデータの領域
0x33 0000~0x33 3FFF セクタ D (16K × 16)
0x33 4000~0x33 7FFFF セクタ C (16K × 16)
0x33 8000~0x33 BFFF セクタ B (16K × 16)
0x33 C000~0x33 FF7F セクタ A (16K × 16)
0x33 FF80~0x33 FFF5コード・セキュリティ・モジュールを使用する場合は 0x0000 を書き込みます
0x33 FFFF6~0x33 FFF7フラッシュからのブートのエントリ・ポイント (ここにブランチ命令を書き込みます)
0x33 FFFF8~0x33 FFFFセキュリティ・パスワード (128ビット) (すべてゼロを書き込むことはできません)
注:
  • コード・セキュリティ・パスワードを書き込む場合、0x33FF80~0x33FFF5 のすべてのアドレスをプログラム・コードまたはデータとして使用することはできません。これらの領域には、0x0000 を書き込む必要があります。
  • コード・セキュリティ機能を使用しない場合、アドレス 0x33FF80~0x33FFEF をコードまたはデータに使用できます。アドレス 0x33FFF0~0x33FFF5 はデータ用に予約されており、プログラム・コードを書き込むことはできません。

表 8-25 に、これらのメモリ領域の取り扱い方法を示します。

表 8-25 セキュリティ・コード領域の取り扱い
アドレスフラッシュ
コード・セキュリティがイネーブルコード・セキュリティがディセーブル
0x33FF80~0x33FFEFすべて 0x0000 を書き込みアプリケーション・コードおよびデータ
0x33FFF0~0x33FFF5データ専用に予約済み

ペリフェラル・フレーム 1、ペリフェラル・フレーム 2、ペリフェラル・フレーム 3 はグループ化されており、これらのブロックを書き込み / 読み取りペリフェラル・ブロック保護できます。保護モードでは、これらのブロックへのすべてのアクセスは、書き込まれたとおりに行われることが保証されます。C28x のパイプラインにより、異なるメモリ領域への書き込み直後の読み取りは、CPUのメモリ・バス上で逆の順序で発生します。これにより、(書き込まれたとおりに) 書き込みが先に実行されることを前提とした一部のペリフェラル・アプリケーションでは、問題が発生する可能性があります。C28x CPU は、ブロック保護モードをサポートしており、ある領域のメモリを保護して、書き込まれたとおりに動作が確実に発生するようにします (動作を調整するために、余分なサイクルが追加されます)。このモードはプログラム可能で、デフォルトでは選択したゾーンが保護されます。

メモリ・マップ空間のさまざまな領域のウェイト状態 を次のウェイト状態表に示します。

表 8-26 ウェイト状態
領域ウェイト状態
(CPU)
ウェイト状態
(DMA)(1)
備考
M0 およびM1 SARAM0 ウェイト固定
ペリフェラル・フレーム 00 ウェイト (書き込み)0 ウェイト (読み取り)
1 ウェイト (読み取り)アクセスなし (書き込み)
ペリフェラル・フレーム 30 ウェイト (書き込み)0 ウェイト (書き込み)CPU と DMA の間で競合がないものと想定しています。
2 ウェイト (読み取り)1 ウェイト (読み取り)
ペリフェラル・フレーム 10 ウェイト (書き込み)アクセスなしサイクルは、ペリフェラルが生成する READY によって延長できます。
2 ウェイト (読み取り)ペリフェラル・フレーム 1 レジスタへの連続 (バック・ツー・バック) 書き込みでは、1 サイクルのパイプライン・ヒット (1 サイクルの遅延) が発生します。
ペリフェラル・フレーム 20 ウェイト (書き込み)アクセスなし固定。サイクルをペリフェラルで延長することはできません。
2 ウェイト (読み取り)
L0 SARAM0 ウェイトアクセスなしCPU の競合がないものと想定しています
L1 SARAM
L2 SARAM
L3 SARAM
L4 SARAM0 ウェイト、データ (読み取り)0 ウェイトCPU と DMA の間で競合がないものと想定しています。
L5 SARAM0 ウェイト、データ(書き込み)
L6 SARAM1 ウェイト、プログラム (読み取り)
L7 SARAM1 ウェイト、プログラム (書き込み)
XINTFプログラム可能プログラム可能システムのタイミング要件を満たすために、XTIMING レジスタを使用してプログラムするか、または、外部の XREADY 信号を使用して延長することができます。
1 ウェイトは、XINTF での読み取りと書き込みの両方について、外部波形で許容される最小のウェイト状態です。
0 ウェイト (書き込みバッファがイネーブルのときの最小書き込み時間)0 ウェイト (書き込みバッファがイネーブルのときの最小書き込み時間)0 ウェイト最小書き込時間は、書き込みバッファがイネーブルであり、かつ、フルではないことを前提としています。
CPU と DMA の間で競合がないものと想定しています。DMA と CPU が同時に試行すると (競合)、調停のために 1 サイクルの遅延が追加されます。
OTPプログラム可能アクセスなしフラッシュ・レジスタによりプログラムされます。
最小 1 ウェイト1 ウェイトは、許容される最小のウェイト状態の数です。CPU 周波数が低い場合、1 ウェイト状態で動作が可能です。
フラッシュプログラム可能アクセスなしフラッシュ・レジスタによりプログラムされます。
最小 1 ウェイト (ページ・アクセス)ページ・アクセスが許可されていない場合、最小 0 ウェイト
最小 1 ウェイト (ランダム・アクセス)
ランダム ≥ ページ
フラッシュ・パスワード16 ウェイト固定アクセスなしパスワード領域のウェイト状態は固定されています。
ブート ROM1 ウェイトアクセスなし0 ウェイト速度は不可能です。
DMA は、4 サイクル / ワードが基本です。