4 改訂履歴

Changes from February 2, 2021 to June 28, 2023

この改訂履歴には、SPRSP14D から SPRSP14E への変更点が記載されています。 Go
グローバル：「CAN-FD」を「CAN FD」に変更。Go
グローバル：ESC_TX0_ENA および ESC_TX1_ENA のピンの種類を「I/O」から「O」に変更。Go
「特長」セクション：「機能安全準拠」機能と「安全関連認証」機能を追加。「ハードウェア組み込み自己テスト (HWBIST)」機能を追加。「コネクティビティ・マネージャ (CM)」グループから「MCAN (CAN FD)」機能を削除。「CM-C28x 共有通信ペリフェラル」グループに「MCAN (CAN FD)」を追加。Go
「概要」セクション：「『C2000™ リアルタイム制御マイクロコントローラ (MCU) を使用した設計の開始』入門ガイド」に参照段落を追加。 Go
「パッケージ情報」表：表のタイトルを「製品情報」から「パッケージ情報」に変更。表を更新。Go
「機能ブロック図」：「1x CAN FD」の青い MUX の矢印を変更。Go
「デバイスの比較」の表：値を「1 (CPU1 または CM に割り当て可能)」に変更して、CAN フレキシブル・データ・レート (CAN FD) を更新。Go
「ピン属性」の表：表を更新。337 ボール ZWT パッケージのボール H4 を「NC」から「NC1」に変更し、176 ピン PTP パッケージからピン割り当て 119 を削除。「NC2」 (337 ボール ZWT パッケージのボール J18、176 ピン PTP パッケージのピン 119) を追加。TRSTn の説明を変更。XRSn の説明から重複する文を削除。176 ピン・パッケージの VSS の説明とピン番号を変更。Go
「アナログ信号」表：表を更新。Go
「デジタル信号」表：表を更新。Go
「電源およびグランド」表：表を更新。176 ピン・パッケージの VSS の説明とピン番号を変更。Go
「テスト、JTAG、リセット」表：表を更新。「NC」を「NC1」に変更。「337 BGA」のボール番号を「H4、J18」から「H4」に変更。「176 ピン」のピン番号 119 を削除。「NC2」 (337 BGA のボール番号 J18、176 ピンの番号 119) を追加。TRSTn の説明を変更。XRSn の説明から重複する文を削除。Go
「仕様」セクション：「絶対最大定格に記載されているものを超える応力...」の段落のテキストを脚注として「絶対最大定格」の表に移動。 Go
「絶対最大定格」の表：「絶対最大定格に記載されているものを超える応力...」の脚注および「すべての電圧値は、特に記述のない限り、VSS 端子を基準とします」の脚注を追加。Go
「推奨動作条件」の表： t_VDDIO-RAMP を削除。Go
「ESD 定格 - 民生用」の表：デバイス帯電モデル (CDM) の説明から JEDEC 仕様 JESD22-C101 を削除。コーナー・ピンの CDM 値を追加。Go
「パワー・マネージメント・モジュール (PMM)」セクション：セクションを追加。Go
「電源シーケンス」セクション：セクションを変更。Go
「リセット回路」の図：4 方向を接続するドットを置き換え。Go
「リセット・ソース」セクション：導入段落を更新。「リセット信号」表を追加。Go
「クロック供給システム」図： CLB を追加。Go
「内部クロック周波数」の表：f_(INTCLK) の最小値と f_(AUXINTCLK) の最小値を 10MHz から 2MHz に変更。f_(CLBTILECLK) および f_(CLBREGCLK) を追加。Go
「XTAL 発振器」セクション：セクションのタイトルを「水晶発振器」から「XTAL 発振器」に変更。セクションを更新。Go
「フラッシュ・パラメータ」の表：「N_wec の書き込み / 消去サイクル」を「セクタあたり N_wec の書き込み / 消去サイクル」に変更。「フラッシュ全体で N_wec の書き込み / 消去サイクル (すべてのセクタを結合)」およびそれに関連する脚注を追加。「t_retention データ保持期間 (T_J = 125℃)」およびそれに関連する脚注を追加。Go
「RAM の仕様」セクション：セクションを追加。Go
「ROM の仕様」セクション：セクションを追加。Go
「14 ピン JTAG ヘッダーへの接続」の図：TMS に 2.2kΩ のプルアップ抵抗を追加。Go
「20 ピン JTAG ヘッダーへの接続」の図：TMS に 2.2kΩ のプルアップ抵抗を追加。Go
「EMIF 非同期メモリのスイッチング特性」表： EW = 1 のパラメータ 3、10、15、24 の MIN 値と MAX 値を更新。「最大待機タイムアウト条件」の脚注を追加。Go
「シングルエンド入力モデル」セクション：「ユーザーは C_h のワーストケース初期条件を想定して、ADC 入力設定を分析する必要があります...」のパラグラフを追加。Go
「差動入力モデル」セクション：『C2000 ADC 用の電荷共有駆動回路 (TINA-TI シミュレーション・ツールを使用)』アプリケーション・ノートと『C2000 MCU 用の ADC 入力回路の評価 (TINA-TI シミュレーション・ツールを使用)』アプリケーション・ノートへの参照を追加。Go
「差動入力モデル」セクション：「ユーザーは、C_h のワーストケース初期条件を想定して、ADC 入力設定を分析する必要があります...」の段落を削除。Go
「12 ビット・モードでの ADC タイミング (SYSCLK サイクル)」の表： t_INT についての脚注を追加。Go
「16 ビット・モードでの ADC タイミング」の表： t_INT についての脚注を追加。Go
「コンパレータの電気的特性」の表：ヒステリシスの最小値と最大値を追加。Go
「CMPSS DAC の動的誤差」セクション：セクションを追加。Go
「PMBus の電気的データおよびタイミング」セクション：導入段落を削除。Go
「PMBus ファスト・モードのスイッチング特性」の表：F_mod、PMBus モジュールのクロック周波数を追加。Go
「PMBus 標準モードのスイッチング特性」の表：F_mod、PMBus モジュールのクロック周波数を追加。Go
「ユニバーサル・シリアル・バス (USB) コントローラ」セクション：オンチップのゼロ・ピン発振器の精度に関する注記を変更。Go
「モジュラー・コントローラ・エリア・ネットワーク (MCAN) [CAN FD]」セクション：最初の 2 つの段落を変更。Go
「MCAN モジュールの概要」の図：図を変更。Go
「機能ブロック図」：「1x CAN FD」の青い MUX の矢印を変更。Go
「C28x メモリ・マップ」表： MCAN メッセージ RAM を追加。Go
「ペリフェラル・レジスタのメモリ・マップ」セクション：セクションを追加。Go
「CM メモリ・マップ」表：「EtherCAT RAM (ダイレクト・アクセス)」の START ADDRESS と END ADDRESS を変更。Go
「ペリフェラル・レジスタのメモリ・マップ (CM)」セクション：セクションを追加。Go
「CM バス・マスタ・ペリフェラル・アクセス」の表：「MCAN (CAN FD)」の行の「CPU1 サブシステム」の列に「Y」を追加。Go
「利用可能なすべてのブート・モード」の表： USB ブートローダについての脚注を追加。Go
「構成可能ロジック・ブロック (CLB)」セクション：「通常動作の場合、CLB ペリフェラルのクロック周波数はデバイスの SYSCLK から取得され...」の段落を追加。Go
「CM クロック供給システム」図：図のタイトルを「クロック供給システム」から「CM クロック供給システム」に変更。MCAN を削除。Go
「機能安全」セクション：セクションを追加。Go
「アプリケーション、実装、およびレイアウト」セクション：セクションを更新。Go
「入門と次のステップ」セクション：セクションを追加。Go
「ツールとソフトウェア」セクション： C2000 サードパーティ製検索ツールを追加。Go