JAJSOI2 June   2022 TPS53625

PRODUCTION DATA  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
  4. 4Revision History
  5. 5Device and Documentation Support
    1. 5.1 Receiving Notification of Documentation Updates
    2. 5.2 サポート・リソース
    3. 5.3 Trademarks
    4. 5.4 Electrostatic Discharge Caution
    5. 5.5 Glossary
  6. 6Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPS53625 デバイスは、VR12.0 SVID に完全に準拠した、ドライバ不要の降圧コントローラです。D-CAP+ アーキテクチャなどの高度な制御機能と、パルス・オーバーラップでのアンダーシュート削減 (USR) およびオーバーシュート削減 (OSR) により、高速な過渡応答、最小の出力容量、高効率を実現します。また、TPS53625 デバイスは CCM および DCM 動作時に単一フェーズで動作し、軽負荷時の効率を上げることもできます。TPS53625 デバイスは、VR_READY (PGOOD)、ALERT、VR_HOT など、VR12.0 I/O を強化する機能を搭載しています。SVID インターフェイスのアドレスは、0 から 7 までの範囲でプログラムできます。VOUT のスルーレートと電圧ポジショニングの可変制御により、VR12.0 の機能はさらに強化されます。
TPS51604 FETゲート・ドライバと組み合わせると、非常に高速でスイッチング損失が小さいソリューションを実現できます。TPS53625 デバイスは、テキサス・インスツルメンツの一部の出力段製品と連携して動作し、最適な効率を実現します。DrMOS 製品と組み合わせることもできます。TPS53625 デバイスは、デフォルトのブート電圧の 1V で動作します。アプリケーションによっては、設計に外付けの分圧抵抗を組み込むことにより、デフォルトのブート電圧を無効にできます。
TPS53625 デバイスは、省スペースで熱的に強化された 32 ピンの VQFN パッケージで供給され、-40℃～105℃で動作します。
部品番号(1) パッケージ 本体サイズ (公称)
TPS53625 VQFN (32) 4.00mm × 4.00mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-F3787E8E-04D1-420B-8BE6-4800912CFA2D-low.gif図 3-1 概略回路図