JAJSM29A april   2023  – july 2023 TPS7A96

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Output Voltage Setting and Regulation
      2. 7.3.2 Ultra-Low Noise and Ultra-High Power-Supply Rejection Ratio (PSRR)
      3. 7.3.3 Programmable Current Limit and Power-Good Threshold
      4. 7.3.4 Programmable Soft-Start (NR/SS Pin)
      5. 7.3.5 Precision Enable and UVLOs
      6. 7.3.6 Active Discharge
      7. 7.3.7 Thermal Shutdown Protection (TSD)
    4. 7.4 Device Functional Modes
      1. 7.4.1 Normal Operation
      2. 7.4.2 Dropout Operation
      3. 7.4.3 Disabled
      4. 7.4.4 Current-Limit Operation
  9. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1  Output Voltage Restart (Overshoot Prevention Circuit)
      2. 8.1.2  Precision Enable (External UVLO)
      3. 8.1.3  Undervoltage Lockout (UVLO) Operation
      4. 8.1.4  Dropout Voltage (VDO)
      5. 8.1.5  Power-Good Feedback (FB_PG Pin) and Power-Good Threshold (PG Pin)
      6. 8.1.6  Adjusting the Factory-Programmed Current Limit
      7. 8.1.7  Programmable Soft-Start and Noise-Reduction (NR/SS Pin)
      8. 8.1.8  Inrush Current
      9. 8.1.9  Optimizing Noise and PSRR
      10. 8.1.10 Adjustable Operation
      11. 8.1.11 Paralleling for Higher Output Current and Lower Noise
      12. 8.1.12 Recommended Capacitor Types
      13. 8.1.13 Load Transient Response
      14. 8.1.14 Power Dissipation (PD)
      15. 8.1.15 Estimating Junction Temperature
      16. 8.1.16 TPS7A96EVM-106 Thermal Analysis
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Device Support
      1. 9.1.1 Development Support
        1. 9.1.1.1 Evaluation Modules
        2. 9.1.1.2 Spice Models
      2. 9.1.2 Device Nomenclature
    2. 9.2 Documentation Support
      1. 9.2.1 Related Documentation
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 Trademarks
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPS7A96 は、わずか 200mV のドロップアウトで 2A を供給できる超低ノイズ (0.5µVRMS)、低ドロップアウト (LDO) の電圧レギュレータです。この小さいドロップアウトは、エラー・アンプの広い帯域幅とあいまって、小さい動作ヘッドルーム (500mV) と大出力電流 (1.75A) でも非常に大きい PSRR (1kHz で 104dB、1MHz で 48dB) を可能にします。

デバイスの出力電圧は、外付け抵抗によって 0.4V～5.5V の範囲で調整可能です。入力電圧範囲が広く、最低 1.9V、最高 5.7V での動作がサポートされています。このデバイスには、プログラム可能な電流制限、プログラム可能な PG スレッショルド、および高精度イネーブルが搭載されているため、アプリケーションをより的確に制御できます。

高精度の基準電圧と広帯域幅のトポロジを備えたこのデバイスは、並列接続することで簡単に低ノイズと大電流を実現できます。

このデバイスは、1% の出力電圧精度 (入力、負荷、温度に関して) およびソフトスタート機能により突入電流が低減されるため、敏感なアナログ低電圧デバイスへの電力供給向けの設計になっています。

パッケージ情報
部品番号 パッケージ (1) パッケージ・サイズ (2)
TPS7A96 DSC (WSON、10) 3mm × 3mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ・サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

 

GUID-20230518-SS0I-ZSM1-19CK-NJPHWRBLHCQK-low.png出力電圧の影響を受けない超低出力ノイズ (10Hz～100kHz)
GUID-20220802-SS0I-2NMN-XSRL-GB1Q2LBPLVRJ-low.gif代表的なアプリケーション回路