JAJSGJ2C October   2018  – November 2021 UCC21530

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全関連認証
    8. 6.8  安全限界値
    9. 6.9  電気的特性
    10. 6.10 スイッチング特性
    11. 6.11 絶縁特性曲線
    12. 6.12 代表的特性
  7. 7 パラメータ測定情報
    1. 7.1 伝搬遅延とパルス幅歪み
    2. 7.2 立ち上がりおよび立ち下がり時間
    3. 7.3 入力とイネーブルの応答時間
    4. 7.4 プログラム可能なデッド・タイム
    5. 7.5 電源オン時の出力の UVLO 遅延
    6. 7.6 CMTI テスト
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 8.3.2 入力および出力論理表
      3. 8.3.3 入力段
      4. 8.3.4 出力段
      5. 8.3.5 UCC21530 のダイオード構造
    4. 8.4 デバイスの機能モード
      1. 8.4.1 イネーブル・ピン
      2. 8.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 8.4.2.1 VCC に接続された DT ピン
        2. 8.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 INA/INB 入力フィルタの設計
        2. 9.2.2.2 デッド・タイム抵抗およびコンデンサの選択
        3. 9.2.2.3 ゲート・ドライバの出力抵抗
        4. 9.2.2.4 ゲート・ドライバの電力損失の推定
        5. 9.2.2.5 接合部温度の推定
        6. 9.2.2.6 VCCI、VDDA/B コンデンサの選択
          1. 9.2.2.6.1 VCCI コンデンサの選択
        7. 9.2.2.7 他のアプリケーション回路の例
      3. 9.2.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 部品の配置に関する注意事項
      2. 11.1.2 接地に関する注意事項
      3. 11.1.3 高電圧に関する注意事項
      4. 11.1.4 熱に関する注意事項
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
      1.      メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

GUID-3419311A-BD63-4F75-9BEA-3C61A5A743F1-low.png図 5-1 DWK パッケージ 14 ピン SOIC の上面図
表 5-1 ピン機能
ピン 種類 説明
名前 番号
DT 6 I DT ピンの設定：
  • DT を VCCI に接続すると、DT 機能は無効になり、出力がオーバーラップできるようになります。
  • DT と GND の間に抵抗 (RDT) を配置することで、次の式に従ってデッド・タイムを調整できます。DT (ns) = 10 × RDT (kΩ)。ノイズ耐性を向上させるため、DT ピンに近接して配置した 2.2nF 以上のセラミック・コンデンサでこのピンをバイパスすることを推奨します。
EN 5 I High にアサートすると両方のドライバ出力が有効になり、Low に設定すると無効になります。このピンを使わない場合、ノイズ耐性を向上させるために VCCI に接続することを推奨します。離れた場所にあるマイコンに接続する場合、EN ピンに近接して配置した約 1nF の低 ESR/ESL コンデンサを使ってバイパスします。
GND 4 P 1 次側のグランド基準。1 次側のすべての信号はこのグランドを基準とします。
INA 1 I A チャネルの入力信号。INA 入力は TTL/CMOS 互換の入力スレッショルドを持っています。このピンは、オープンのままにすると内部で Low にプルされます。このピンを使わない場合、ノイズ耐性を向上させるためにグランドに接続することを推奨します。
INB 2 I B チャネルの入力信号。INB 入力は TTL/CMOS 互換の入力スレッショルドを持っています。このピンは、オープンのままにすると内部で Low にプルされます。このピンを使わない場合、ノイズ耐性を向上させるためにグランドに接続することを推奨します。
NC 7 – 内部で接続されていません。このピンはオープンのまま、VCCI に接続、GND に接続のいずれかにできます。
OUTA 15 O ドライバ A の出力。A チャネルの FET または IGBT のゲートに接続します。
OUTB 10 O ドライバ B の出力。B チャネルの FET または IGBT のゲートに接続します。
VCCI 3 P 1 次側の電源電圧。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って GND に対して局所的にデカップリングします。
VCCI 8 P 1 次側の電源電圧。このピンはピン 3 と内部で短絡しています。
VDDA 16 P ドライバ A の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSA に対して局所的にデカップリングします。
VDDB 11 P ドライバ B の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSB に対して局所的にデカップリングします。
VSSA 14 P 2 次側のドライバ A のグランド。2 次側の A チャネルのグランド基準。
VSSB 9 P 2 次側のドライバ B のグランド。2 次側の B チャネルのグランド基準。