JAJSOI4B May   2023  – January 2024 UCC21551

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  スイッチング特性
    10. 5.10 絶縁特性曲線
    11. 5.11 代表的特性
  7. パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とイネーブルの応答時間
    4. 6.4 プログラム可能なデッド・タイム
    5. 6.5 電源オン時の UVLO 出力遅延
    6. 6.6 CMTI テスト
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21551x のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 イネーブル・ピン
      2. 7.4.2 プログラム可能なデッド・タイム (DT) ピン
        1. 7.4.2.1 DT ピンを VCC に接続
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 外部ブートストラップ・ダイオードとその直列抵抗の選択
        3. 8.2.2.3 ゲート・ドライバの出力抵抗
        4. 8.2.2.4 ゲート - ソース間抵抗の選択
        5. 8.2.2.5 ゲート・ドライバの電力損失の推定
        6. 8.2.2.6 推定接合部温度
        7. 8.2.2.7 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.7.1 VCCI コンデンサの選択
          2. 8.2.2.7.2 VDDA (ブートストラップ) コンデンサの選択
          3. 8.2.2.7.3 VDDB コンデンサの選択
        8. 8.2.2.8 デッド・タイム設定の指針
        9. 8.2.2.9 出力段の負バイアスを使う応用回路
      3. 8.2.3 アプリケーション曲線
  10. 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 認定
    4. 11.4 ドキュメントの更新通知を受け取る方法
    5. 11.5 サポート・リソース
    6. 11.6 商標
    7. 11.7 静電気放電に関する注意事項
    8. 11.8 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

代表的特性

VDDA = VDDB = 15V、VCCI = 3.3V、TA = 25℃、無負荷 (特に記述のない限り)

GUID-20230607-SS0I-54JT-LPHD-QLSGKFHMR1C2-low.svg
図 5-4 チャネルあたりの消費電流 (IVDDA/B) と周波数との関係 (無負荷、VDD = 15V または 25V)
GUID-20230607-SS0I-LPWR-BM4P-Q8VLQ8MVZJJ2-low.svg
図 5-6 チャネルあたりの消費電流 (IVDDA/B) と周波数との関係 (10nF 負荷、VDD = 15V または 25V)
GUID-20230607-SS0I-MVBS-0MKC-LQF71P80JRCQ-low.svg
図 5-8 チャネルあたりの静止消費電流 (IVDDA/B) と温度との関係 (無負荷、入力 Low、スイッチングなし)
GUID-20230607-SS0I-QXHH-BHJH-HGZXPXXCKHLX-low.svg
図 5-10 立ち上がりおよび立ち下がり時間と負荷との関係 (VDD = 15V)
GUID-20230607-SS0I-65DG-ZBH1-FWLJDHGWN5CC-low.svg
図 5-12 伝搬遅延と温度との関係
GUID-20230607-SS0I-W3CJ-ZVDC-FF4XXRRNCVQT-low.svg
図 5-14 パルス幅歪みと温度との関係
GUID-20230607-SS0I-K8H3-VNFB-SGZHLF0JMXTX-low.svg
図 5-16 伝搬遅延マッチング (tDM) と温度との関係
GUID-20230607-SS0I-ZMRH-CDRG-4WJJLPDH52LK-low.svg
図 5-18 VDD 12V UVLO ヒステリシスと温度との関係
GUID-20230607-SS0I-GQTZ-HNNR-7LFNJHCJLX9R-low.svg
図 5-20 IN/EN の Low スレッショルド
GUID-20230607-SS0I-ZKHM-MBVQ-VRPS9C4GH0D7-low.svg
図 5-22 デッド・タイムと温度との関係 (RDT = 20kΩ および 100kΩ の場合)
GUID-20221212-SS0I-GKQV-6JSP-DHWRBBSCQBV6-low.svg
図 5-24 代表的な出力波形
GUID-20230607-SS0I-6MWV-STXB-PG56JN4VPLK1-low.svg
図 5-5 チャネルあたりの消費電流 (IVDDA/B) と周波数との関係 (1nF 負荷、VDD = 15V または 25V)
GUID-20230607-SS0I-SXGN-P2MN-PMKH8XMHD0CW-low.svg
図 5-7 チャネルあたりの消費電流 (IVDDA/B) と温度との関係 (無負荷、各種スイッチング周波数)
GUID-20230607-SS0I-NRS3-DDFG-7VP3QXFZB6NN-low.svg
図 5-9 静止消費電流 (IVCCI) と温度との関係 (無負荷、入力 Low、スイッチングなし)
GUID-20230607-SS0I-5KG1-FR6R-FTLFG2VXBJT3-low.svg
図 5-11 出力抵抗と温度との関係
GUID-20230607-SS0I-MHZC-1ZMH-XTWXRVMRHRDM-low.svg
図 5-13 伝搬遅延と VCCI との関係
GUID-20230607-SS0I-NGGC-4ZPS-R8SG4CZ7ZWVD-low.svg
図 5-15 伝搬遅延マッチング (tDM) と VDD の比較
GUID-20230607-SS0I-GFR1-H4JT-LCMW7GCWDWQG-low.svg
図 5-17 VDD 12V UVLO スレッショルドと温度との関係
GUID-20230607-SS0I-FWM1-2NMF-W2BVMXHRPPD7-low.svg
図 5-19 IN/EN ヒステリシスと温度との関係
GUID-20230607-SS0I-PVSS-1LMW-ZVDBQ4C90Q0L-low.svg
図 5-21 IN/EN の High スレッショルド
GUID-20230607-SS0I-GMFM-HMPW-LNPCJXHN9R4R-low.svg
図 5-23 デッド・タイム・マッチングと温度との関係 (RDT = 20kΩ および 100kΩ の場合)