2 ダイナミック・グランド・プロジェクション

図 2-1 に、DLP3021-Q1 を使用したダイナミック・グランド・プロジェクションの概略ブロック図を示します。DLP3021-Q1 ダイナミック・グランド・プロジェクション・システムのアーキテクチャは、高品質のフルカラー画像とアニメーションをサポートしながら、外部コンポーネントの必要性を減らせるように設計されています。コンテンツを生成する GPU を不要にするため、DLPC120-Q1 DMD コントローラを、SPI フラッシュから DMD にコンテンツを直接ストリーミングする車載認定済み Xilinx Spartan®-7 FPGA に置き換えました。

GPU からの任意のビデオ・ストリームを処理するのではなく、事前に処理されたコンテンツをフラッシュ・デバイスから DMD アレイに FPGA が直接書き込みます。高解像度 DMD に十分速く書き込むために、8 チャネル・インターフェイスを備えた SPI フラッシュ・デバイスを使用して必要な帯域幅をサポートしています。電源投入時、本 FPGA はビデオ・コンテンツの書き込みを自動的に開始し、電源喪失時、本 FPGA は DMD のパワーダウン・シーケンスを自動的に実行します。図 2-2 に、全体的な設計および動作プロセスを示します。

ビデオは DLP Composer と呼ぶツールで書き込むことができます。DLP Composer は、ビデオ・コンテンツの各フレームを取り込み、DMD ネイティブ形式で個々のビット・プレーンに事前レンダリングします。次に DLP Composer は、個々のビット・プレーン、すべてのデフォルト・スタートアップ条件、FPGA 構成を 1 つのフラッシュ・バイナリに圧縮および結合します (図 2-3 を参照)。

システムに電力が供給されると、FPGA 構成が FPGA に書き込まれます。デフォルトの構成に応じて、FPGA は DMD へのビット・プレーンの書き込みを開始し、書き込まれた各ビット・プレーンに対して LED イネーブルのシーケンシングを実行します。または、マイクロコントローラが SPI を介して FPGA にコマンドを発行し、ビデオの再生、ビデオの変更、TMP411 による DMD 温度の読み取り、LED に対する電流レベルの調整を行うことができます。