3 EMI を最小化するための手法

EMI を最小化するためのいくつかの一般的な PCB 設計手法。詳細は参考文献でも説明されています [1]、[10]、[11]。

• 適切な接地。これは、放射エミッションを低減する最も効果的な方法の 1 つです。注意して接地することで、アンテナとして動作するグランド ループを回避できます。グランド プレーンを使用すると、ループ面積を減らし、信号のリターン パスを提供して、EMI の可能性を減らすことにも役立ちます。しかし、それ以外の場合は、グランド プレーンが敏感なノード上にアンテナを形成し、放射エミッションが増加する可能性があります (図 5 に示す具体的な例を参照)。
• 部品の配置。特に高速信号の場合、信号配線の長さを最小化できるように部品を配置します。干渉を避けるため、デジタル コンポーネントとアナログ コンポーネントを分離してください。
• 直線的で短い配線取り回し。高速信号の配線を直線的に配線し、できるだけ短くすることで、EMI の可能性を最小限に抑えることができます。また、配線経路が直角に曲がることがないように注意してください。直角に曲がることで、反射や信号損失が発生する可能性があります。
• デカップリング コンデンサの使用。デカップリング コンデンサは、高周波ノイズからグランドへの短いリターン パスを実現できます。デカップリング コンデンサを IC の電源ピンのできるだけ近くに配置します。
• 制御されたインピーダンス。信号配線のインピーダンスを制御すると、ソースと負荷のインピーダンスが一致し、放射エミッションにつながる可能性のある信号の反射を防止するのに役立ちます。
• シールド。場合によっては、PCB の特定の領域に金属シールドまたはシールド素材を使用することで、放射を防止できることがあります。
• フィルタの使用。フィルタは、放射エミッションを引き起こしている特定の周波数をブロックすることができ、電源回路では特に有用です。
• 積層。多層 PCB では、EMI が最小化されるように各層を配置するように注意します。一般的に、電源層とグランド層を交互に使用することをお勧めします。この方法はループ面積を減らし、信号のリターン パスを確保するのに役立つからです。一番上と一番下の接地層は、放射エミッションを生成するクロックなどの内部信号層のシールド フィールドとして機能するのに役立ちます。
• クロック高調波の回避。クロック信号は、回路の他の部分と干渉する可能性のある高調波を生成することがあります。スペクトル拡散手法は、これらの高調波を拡散し、影響を低減するのに役立ちます。
• EMI シミュレーション。放射エミッションのシミュレーション ツールは、PCB 設計フェーズで EMI を予測し最小化するのに役立ちます [12]、[13]。

図 3 に、図 2 で紹介したアナログ シグナル チェーンの詳細な回路図を示します。

図 4 および 図 5 に、AMC131M03 の対応する PCB レイアウトへの放射エミッション低減手法の応用を示します。 図 4 に、高電圧ドメイン (AMC131M03 の左側の PCB 領域) での ADC 入力および電源配線用のパターンを短くし、バイパス コンデンサ C1、C6、C8、C9、C11、C13、C14、C24 を IC の近くに配置した「良好な」レイアウトを示します。

EMI を低減するうえで重要な要素の 1 つは、絶縁型グランド ノード ISO_GND の接地方式です。配線長を最小化し、高電圧ドメインにグランド プレーンを配置しないことで、このノードのアンテナが最小化され、放射エミッションが最小化されます [14]。フェライト ビーズ F1 と F2 を電源接続 DCDC_OUT と DCDC_HGND に挿入し、高周波ノイズを遮断します。電圧測定用に、(PCB の設計に依存する) 過剰な放射エミッションの周波数で高インピーダンスのフェライト ビーズ (F3) を分圧回路と直列に追加して配置することもできます。

図 5 に、「悪い」レイアウトを示します。ここで ISO_GND ノードに接続されたグランド プレーンはアンテナとして動作し、放射エミッションが大幅に増加する可能性があります [14]。

図 6 と 図 7 は、図 4 に示すレイアウト実装を使用した AMC131M03 PCB の放射エミッションの測定結果を示します。測定は、3m の距離を取った水平偏波と垂直偏波に構成された広帯域アンテナを使用しており、半無響室での CISPR 11 の要件に従っています。ADC は CLKIN ピンで連続クロックを受信し、変換結果を生成しています。ただし、エミッション プロファイルの特性評価が行われている間は、シリアル ペリフェラル インターフェイス通信は行われません。この設計は、13dB のマージンを確保していて、CISPR 11 Class A と Class B の各規格を満たしており、データと電力の両方に関して強化絶縁を達成した ADC として、市場で最小の放射エミッション性能を実現します。