Pradeep Shenoy

전력 컨버터는 일반적으로 원치 않는 고장 시나리오에서 보호하도록 설계되었습니다. 예를 들어 컨버터 출력에서 너무 많은 전류가 유입되면 과전류 보호 기능이 체결될 수 있습니다. 이는 컨버터의 출력 단자가 실수로 함께 단락되거나 부하 전류가 설계된 최대 전류보다 높은 경우 유용합니다. 다른 일반적인 오류 상황으로는 열 차단 트립 포인트 초과(과열)와 출력 전압이 범위를 벗어나는 것(과전압 또는 저전압)이 있습니다.

장애에 대응하는 일반적인 방법은 히컵이라고 합니다. 전력 컨버터는 자동으로 꺼지고, 잠시(예: 30ms) 기다린 다음 자동으로 다시 시작됩니다. 그림 1은 이 응답의 예를 보여주며 출력 전압과 인덕터 전류를 모두 측정합니다. 히컵 오류 응답은 시스템에 외부 개입 없이 회복할 수 있는 기회를 제공합니다. 또한 출력 단락 시 소비되는 전력과 발열을 줄이는 데 도움이 됩니다.

히컵 응답을 원하지 않는 경우가 있습니다. 중앙 컨트롤러가 보다 복잡하거나 정교한 방식으로 오류 응답을 관리하기를 원할 수도 있습니다. 일부 시스템에는 이중화 기능이 내장되어 있어 결함이 있는 하위 시스템을 완전히 꺼서 작동하는 하위 시스템을 방해하지 않도록 하려는 경우도 있습니다. 이러한 경우, 원하는 오류 응답은 결함이 있는 전원 컨버터를 래치하는 것입니다. 전력 컨버터를 래치하여 활성화(EN) 핀 또는 공급 전압을 사이클해 래치를 재설정하지 않는 한 전력 컨버터가 재시작되지 않습니다. TPS53511과 같은 일부 디바이스에는 래치 오프 응답이 내장되어 있지만 대부분은 아닙니다.

간단한 SR(설정/리셋) 래치 회로를 사용하여 전력 컨버터에 래치 오프 오류 응답을 추가할 수 있습니다. 그림 2에서는 SR 래치 및 해당 진리표를 보여줍니다. 이 예에서 SR 래치에 액티브 로우 입력이 있습니다. 즉, 입력이 높을 때 출력 Q와 Q-Bar는 변하지 않는다는 것을 의미합니다. 설정 입력이 낮아지면 Q가 높음으로 설정됩니다(1). 리셋이 낮아지면 Q가 낮아집니다(0). 두 입력이 모두 낮으면 출력이 결정되지 않은 상태이므로 일반적으로 피해야 하는 상황입니다. 추가적인 로직 게이트가 이 상황을 극복할 수 있습니다.

그림 2은 래치 회로를 구현하는 개략적인 접근 방식을 보여줍니다. 많은 전력 컨버터 및 모니터링 회로에는 전력 양호(PGOOD) 출력이 있습니다. 컨버터에 오류가 있는 경우 PGOOD 신호가 낮아져 컨버터에 문제가 있음을 나타냅니다. PGOOD 신호가 낮아지면 래치 회로(Q)의 출력이 높아져 컨버터의 EN 핀이 낮아집니다. EN 핀이 낮아지면 컨버터가 꺼지고 자체적으로 재시작되지 않습니다. 래치로 전송되는 리셋 신호는 컨버터를 재시작하고 Q 출력을 낮게 제공하여 EN 핀을 높게 설정합니다. 인버터는 더 간소화된 인터페이스를 위해 포함되어 있으며, 오픈 드레인 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)로 구현됩니다.

PGOOD 신호가 낮은 상태에서도 컨버터가 올바르게 시작되거나 다시 시작될 수 있도록 하려면 래치 회로가 리셋 지배적이어야 합니다. 즉, 설정 및 리셋 입력이 모두 낮으면 리셋 입력이 우세하여 Q 출력이 낮아질 것입니다. 그림 4에서는 해당 진리표와 함께 NAND 게이트만 사용하여 간소화된 구현을 보여줍니다. 듀얼 NAND 게이트 SN74AUP2G00 집적 회로(IC) 2개 또는 쿼드 NAND 게이트 SN74HC00 IC 1개를 사용하여 이 회로를 생성할 수 있습니다.

그림 4에서는 래치 오프 회로의 전반적인 구현을 보여줍니다. 전력 컨버터의 PGOOD 핀은 외부 저항(최대 3.3V)을 사용하여 높게 끌어올립니다. 오류가 발생할 때마다 PGOOD에 연결된 오픈 드레인 MOSFET가 S-바 입력을 끌어내어 래치를 낮춥니다. Q 출력이 올라가면 MOSFET S1이 켜집니다. EN 핀이 낮아지면 컨버터가 꺼지고 히컵 자동 재시작을 방지합니다. 컨버터 입력 전압 레일(PVIN)이 상승하면 기생 게이트-드레인 커패시턴스(C_gd)를 통한 정전 용량 커플링이 S1의 게이트를 끌어올려 전원을 켤 수 있습니다. S1 게이트의 풀다운 저항은 S1이 실수로 켜지지 않도록 하는 데 도움이 될 수 있습니다.

SR 래치에 대한 R-바 입력은 100kΩ 저항을 통해 높아집니다. 오픈 드레인 MOSFET S2는 S2의 게이트에 리셋 신호가 제공될 때마다 R-Bar 신호를 낮게 끌어내릴 수 있습니다. 커패시터(C, S2와 병렬로 연결된)는 풀업 저항 R을 사용하는 지연 회로를 형성합니다. 이 예에서는 지연의 RC 시간 상수가 약 47ms입니다. 이러한 지연을 조정하여 시동 중 R-Bar 입력을 낮은 상태로 유지할 수 있습니다. R-바r의 느린 에지 속도는 과도한 전류 유입으로 인해 일부 CMOS(상보성 금속 산화막 반도체) NAND 게이트의 입력을 손상시킬 수 있습니다. 하지만 SN74AUP2G00 게이트는 드라이버가 상대적으로 약하기 때문에 손상을 입지 않습니다.

또 다른 방법은 슈미츠 트리거 입력 NAND 게이트를 사용하거나 R-바 입력에 슈미츠 트리거 버퍼를 추가하는 것입니다. 세 번째 옵션에서는 스위치 S2 를 지속적으로 켜서 시동 중 R-바를 낮추면 R과 C 값을 조정하여 RC 지연을 줄이거나 완전히 제거할 수 있습니다.

여기에서 설명된 회로를 래치 오프 고장 응답이 필요한 다양한 전원 컨버터 애플리케이션에서 사용할 수 있습니다. 래치 오프 회로는 유연하고 안정적인 솔루션을 위해 몇 가지 간단한 부품과 로직 게이트를 사용합니다.

관련 문서

• 회로는 히컵 전류 제한을 제공합니다
• 잠금 전원 스위치는 임시 푸시 버튼을 사용합니다
• 오류 래치 회로가 스위처를 보호합니다

이전에 EDN.com에 게시됨 .