74ACT16657
- Members of the Texas Instruments WidebusTM Family
- Inputs Are TTL-Voltage Compatible
- Flow-Through Architecture Optimizes PCB Layout
- Distributed VCC and GND Pin Configuration Minimizes High-Speed Switching Noise
- EPICTM (Enhanced-Performance Implanted CMOS) 1-
m Process - 500-mA Typical Latch-Up Immunity at 125°C
- Package Options Include Plastic 300-mil Shrink Small-Outline (DL) Packages Using 25-mil Center-to-Center Pin Spacings and 380-mil Fine-Pitch Ceramic Flat (WD) Packages Using 25-mil Center-to-Center Pin Spacings
EPIC and Widebus are trademarks of Texas Instruments Incorporated.
The 'ACT16657 contain two noninverting octal transceiver sections
with separate parity generator/checker circuits and control signals.
For either section, the transmit/receive (1T/R\ or 2T/R\) input
determines the direction of data flow. When 1T/R\ (or 2T/R\) is high,
data flows from the 1A (or 2A) port to the 1B (or 2B) port (transmit
mode); when 1T/R\ (or 2T/R\) is low, data flows from the 1B (or 2B)
port to the 1A (or 2A) port (receive mode). When the output-enable
(1
or 2) input is high, both the 1A (or
2A) and 1B (or 2B) ports are in the high-impedance state.
Odd or even parity is selected by a logic high or low level,
respectively, on the 1ODD/
(or
2ODD/) input.
1PARITY (or 2PARITY) carries the parity bit value; it is an output
from the parity generator/checker in the transmit mode and an input
to the parity generator/checker in the receive mode.
In the transmit mode, after the 1A (or 2A) bus is polled to
determine the number of high bits, 1PARITY (or 2PARITY) is set to the
logic level that maintains the parity sense selected by the level at
the 1ODD/ (or 2ODD/) input. For example, if 1ODD/ is low (even parity selected) and
there are five high bits on the 1A bus, then 1PARITY is set to the
logic high level so that an even number of the nine total bits (eight
1A-bus bits plus parity bit) are high.
In the receive mode, after the 1B (or 2B) bus is polled to
determine the number of high bits, the 1
(or 2) output logic level indicates
whether or not the data to be received exhibits the correct parity
sense. For example, if 1ODD/ is
high (odd parity selected), 1PARITY is high, and there are three high
bits on the 1B bus, then 1 is
low, indicating a parity error.
The 74ACT16657 is packaged in TI's shrink small-outline package, which provides twice the I/O pin count and functionality of standard small-outline packages in the same printed-circuit-board area.
The 54ACT16657 is characterized for operation over the full military temperature range of -55°C to 125°C. The 74ACT16657 is characterized for operation from -40°C to 85°C.
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | 16-Bit Transceivers With Parity Generators/Checkers And 3-State Outputs データシート (Rev. A) | 1996年 4月 1日 | |||
| アプリケーション・ノート | Implications of Slow or Floating CMOS Inputs (Rev. E) | 2021年 7月 26日 | ||||
| セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
| アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
| セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
| ユーザー・ガイド | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
| アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
| アプリケーション・ノート | Selecting the Right Level Translation Solution (Rev. A) | 2004年 6月 22日 | ||||
| アプリケーション・ノート | TI IBIS File Creation, Validation, and Distribution Processes | 2002年 8月 29日 | ||||
| アプリケーション・ノート | CMOS Power Consumption and CPD Calculation (Rev. B) | 1997年 6月 1日 | ||||
| アプリケーション・ノート | Designing With Logic (Rev. C) | 1997年 6月 1日 | ||||
| アプリケーション・ノート | Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc | 1996年 4月 1日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点