ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

DS25CP114

アクティブ

Tx プリエンファシス機能と Rx イコライゼーション機能搭載、3.125Gbps、4 x 4 LVDS クロスポイント・スイッチ

ご注文はこちら
データシート

DS25CP114

アクティブ
データシート ご注文はこちら

製品詳細

Function Crosspoint, Equalizer Protocols CML, LVDS, LVPECL Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (MBits) 3125 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Crosspoint, Equalizer Protocols CML, LVDS, LVPECL Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (MBits) 3125 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
WQFN (RTA) 40 36 mm² 6 x 6
  • DC ～ 3.125Gbps まで、低ジッタ、低スキュー、低消費電力
  • ピンとSMBus で設定可能、完全差動回路、ノン・ブロッキング・アーキテクチャ方式
  • ピン(2 段階) とSMBus (4 段階) で選択可能なプリエンファシスやイコライジングによりISI ジッタを除去
  • 入力コモンモードの範囲が広いため、CML とLVPECL ドライバのインタフェースが容易
  • LOS 回路が入力端の開放障害状態を検出
  • 入力と出力は内蔵の100Ωの抵抗により終端しているため、挿入損失や帰還損失の最小化と、部品数と基板上の専有 面積の低減を実現。 DS25CP114 では、内蔵の入力終端を省くことにより設計上の柔軟性が向上
  • LVDS I/O ピンのESD 耐圧は8kV で、隣接する部品を保護
  • 占有面積6mm × 6mm のLLP-40 省スペース・パッケージ
  • DC ～ 3.125Gbps まで、低ジッタ、低スキュー、低消費電力
  • ピンとSMBus で設定可能、完全差動回路、ノン・ブロッキング・アーキテクチャ方式
  • ピン(2 段階) とSMBus (4 段階) で選択可能なプリエンファシスやイコライジングによりISI ジッタを除去
  • 入力コモンモードの範囲が広いため、CML とLVPECL ドライバのインタフェースが容易
  • LOS 回路が入力端の開放障害状態を検出
  • 入力と出力は内蔵の100Ωの抵抗により終端しているため、挿入損失や帰還損失の最小化と、部品数と基板上の専有 面積の低減を実現。 DS25CP114 では、内蔵の入力終端を省くことにより設計上の柔軟性が向上
  • LVDS I/O ピンのESD 耐圧は8kV で、隣接する部品を保護
  • 占有面積6mm × 6mm のLLP-40 省スペース・パッケージ

DS25CP104A とDS25CP114 は、高損失のFR-4 プリント基板のバックプレーンや平衡ケーブルによる高速での信号のルー ティングやスイッチングに最適な3.125Gbps の4 × 4 LVDS クロスポイント・スイッチです。完全な差動信号経路は非常に優れ た信号品質と高いノイズ耐性を発揮します。 ノン・ブロッキング・アーキテクチャ方式により、任意の入力から任意の出力( 単出 力または複数の出力) パスへの接続が可能です。 スイッチ構成は、外部ピンまたはシステム・マネジメント・バス(SMBus) イン タフェースを介して実行できます。

DS25CP104A とDS25CP114 では、SMBus インタフェースを介して4 段階( オフ、低、中、高) の送信プリエンファシス(PE) と 4 段階( オフ、低、中、高) の受信イコライジング(EQ) を設定できます。オフと中のPE 量やオフと低のEQ 量は、外部ピン でも設定可能です。 また、SMBus 回路は、入力端の開放状態( 受信側入力端でケーブルが外れた場合など) の発生をシステ ムに通知する信号損失(LOS) モニタをイネーブルにできます。

入力コモンモードの範囲が広いため、スイッチとしてLVDS、CML、LVPECL レベルの信号を受信できます。出力レベルは LVDS 規格に準拠しています。パッケージが非常に小型のため基板上の実装面積が非常に小さく、ピン配列はフロースルー設 計で、基板のレイアウトが容易です。 DS25CP104A では、差動入力ピンと差動出力ピンがそれぞれ内部で100Ωの抵抗によ り終端してあるため、帰還損失が小さく、部品数が少なく、基板の所要面積がさらに小さくなります。 DS25CP114 では、設計 上の柔軟性を高めるために100Ω の入力終端が省かれています。 このため設計者は、特別なマルチドロップ・シグナリング・ トポロジが必要な独自のクロスポイント構成や分配回路を開発できます。

DS25CP104A とDS25CP114 は、高損失のFR-4 プリント基板のバックプレーンや平衡ケーブルによる高速での信号のルー ティングやスイッチングに最適な3.125Gbps の4 × 4 LVDS クロスポイント・スイッチです。完全な差動信号経路は非常に優れ た信号品質と高いノイズ耐性を発揮します。 ノン・ブロッキング・アーキテクチャ方式により、任意の入力から任意の出力( 単出 力または複数の出力) パスへの接続が可能です。 スイッチ構成は、外部ピンまたはシステム・マネジメント・バス(SMBus) イン タフェースを介して実行できます。

DS25CP104A とDS25CP114 では、SMBus インタフェースを介して4 段階( オフ、低、中、高) の送信プリエンファシス(PE) と 4 段階( オフ、低、中、高) の受信イコライジング(EQ) を設定できます。オフと中のPE 量やオフと低のEQ 量は、外部ピン でも設定可能です。 また、SMBus 回路は、入力端の開放状態( 受信側入力端でケーブルが外れた場合など) の発生をシステ ムに通知する信号損失(LOS) モニタをイネーブルにできます。

入力コモンモードの範囲が広いため、スイッチとしてLVDS、CML、LVPECL レベルの信号を受信できます。出力レベルは LVDS 規格に準拠しています。パッケージが非常に小型のため基板上の実装面積が非常に小さく、ピン配列はフロースルー設 計で、基板のレイアウトが容易です。 DS25CP104A では、差動入力ピンと差動出力ピンがそれぞれ内部で100Ωの抵抗によ り終端してあるため、帰還損失が小さく、部品数が少なく、基板の所要面積がさらに小さくなります。 DS25CP114 では、設計 上の柔軟性を高めるために100Ω の入力終端が省かれています。 このため設計者は、特別なマルチドロップ・シグナリング・ トポロジが必要な独自のクロスポイント構成や分配回路を開発できます。
open-in-new その他の LVDS、M-LVDS、PECL の各 IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS25CP104A / DS25CP114 3.125 Gbps 4x4 LVDS Crosspnt Switch w/ TX and RX Equal データシート (Rev. B 翻訳版) 最新英語版 (Rev.C) PDF | HTML 2011年 12月 12日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
オプションの表示
パッケージ ピン数 ダウンロード
WQFN (RTA) 40 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ