ホーム インターフェイス その他のインターフェイス

DS99R103

アクティブ

40℃ ~85℃ 対応、3MHz ~ 40MHz、DC 平衡型、24 ビット LVDS シリアライザ

製品詳細

Protocols Catalog Rating Catalog Operating temperature range (°C) -40 to 85
Protocols Catalog Rating Catalog Operating temperature range (°C) -40 to 85
TQFP (PFB) 48 81 mm² 9 x 9 WQFN (NJU) 48 49 mm² 7 x 7
  • 3MHz ~ 40MHzクロック埋め込みデータ伝送およびDC バラ
    ンス24:1/1:24 データ伝送
  • シールド・ツイストペア・ケーブルを駆動可能
  • トランスミッタとレシーバの両側でパラレル・データのクロック・
    エッジを選択可能
  • 内蔵DC バランス・エンコード/ デコード回路 ― 外部コーディ
    ングなしでAC 結合インタフェースを使用可能
  • トランスミッタとレシーバの両方を個別にパワーダウン制御可能
  • レシーバの埋め込みクロックCDR ( クロック・データ・リカバリ)
    機能 ― 外部の基準クロック源不要
  • 全コードRDL ( ランダム・データ・ロック) により活線挿抜アプ
    リケーションに対応
  • レシーバ側でデータ品質を保証するLOCK 出力フラグ
  • レシーバ側のRCLK およびRDATA 間のバランスの取れた
    TSETUP/THOLD
  • PTO ( プログレッシブ・ターンオン) のLVCMOS 出力により
    EMI およびSSO 現象を最小限に抑制
  • LVCMOS のすべての入力および制御ピンにプルダウン抵抗内蔵
  • トランスミッタとレシーバのPLL 用オンチップ・フィルタ
  • レシーバの入力終端用に100Ω抵抗を内蔵
  • レシーバ出力駆動電流: 4mA
  • 48ピンTQFP および48ピンLLP パッケージ
  • 0.35µm 完全CMOSプロセス
  • 電源電圧範囲: 3.3V ± 10%
  • 温度範囲: – 40 °C~+ 85 °C
  • ESD 耐圧(HBM) 8kV

  • 3MHz ~ 40MHzクロック埋め込みデータ伝送およびDC バラ
    ンス24:1/1:24 データ伝送
  • シールド・ツイストペア・ケーブルを駆動可能
  • トランスミッタとレシーバの両側でパラレル・データのクロック・
    エッジを選択可能
  • 内蔵DC バランス・エンコード/ デコード回路 ― 外部コーディ
    ングなしでAC 結合インタフェースを使用可能
  • トランスミッタとレシーバの両方を個別にパワーダウン制御可能
  • レシーバの埋め込みクロックCDR ( クロック・データ・リカバリ)
    機能 ― 外部の基準クロック源不要
  • 全コードRDL ( ランダム・データ・ロック) により活線挿抜アプ
    リケーションに対応
  • レシーバ側でデータ品質を保証するLOCK 出力フラグ
  • レシーバ側のRCLK およびRDATA 間のバランスの取れた
    TSETUP/THOLD
  • PTO ( プログレッシブ・ターンオン) のLVCMOS 出力により
    EMI およびSSO 現象を最小限に抑制
  • LVCMOS のすべての入力および制御ピンにプルダウン抵抗内蔵
  • トランスミッタとレシーバのPLL 用オンチップ・フィルタ
  • レシーバの入力終端用に100Ω抵抗を内蔵
  • レシーバ出力駆動電流: 4mA
  • 48ピンTQFP および48ピンLLP パッケージ
  • 0.35µm 完全CMOSプロセス
  • 電源電圧範囲: 3.3V ± 10%
  • 温度範囲: – 40 °C~+ 85 °C
  • ESD 耐圧(HBM) 8kV

DS99R103/DS99R104 チップセットは、24 ビットのパラレル・バスを、クロック情報・制御信号を埋め込んだLVDS シリアル・スト リームに変換します。1 つのシリアル・ストリームではパラレル・データ・バスで問題となるクロックとのスキューを考慮する必要はないの で、プリント基板やケーブルでの伝送が容易になります。あわせてプリント基板層数やケーブル幅、コネクタ・サイズとピン数などを 低減できるため、コストを抑えられます。

DS99R103/DS99R104 は、高速I/O としてLVDS 信号を採用しています。LVDS が持つ低消費電力かつ低ノイズの伝送方式に より、シリアル伝送パス上を高信頼でデータ転送できます。動作周波数範囲に応じてシリアライザの出力エッジのレートを最適化 することにより、EMI が低減されています。

さらに、長い距離を高損失のケーブルを介して信号を送るためのプリエンファシス・ブースト機能も備えています。内部DC バラン ス・エンコード/ デコード回路によって、AC 結合によるインターコネクトをサポートします。

DS99R103/DS99R104 チップセットは、24 ビットのパラレル・バスを、クロック情報・制御信号を埋め込んだLVDS シリアル・スト リームに変換します。1 つのシリアル・ストリームではパラレル・データ・バスで問題となるクロックとのスキューを考慮する必要はないの で、プリント基板やケーブルでの伝送が容易になります。あわせてプリント基板層数やケーブル幅、コネクタ・サイズとピン数などを 低減できるため、コストを抑えられます。

DS99R103/DS99R104 は、高速I/O としてLVDS 信号を採用しています。LVDS が持つ低消費電力かつ低ノイズの伝送方式に より、シリアル伝送パス上を高信頼でデータ転送できます。動作周波数範囲に応じてシリアライザの出力エッジのレートを最適化 することにより、EMI が低減されています。

さらに、長い距離を高損失のケーブルを介して信号を送るためのプリエンファシス・ブースト機能も備えています。内部DC バラン ス・エンコード/ デコード回路によって、AC 結合によるインターコネクトをサポートします。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS99R103/DS99R104 3-40MHz DC バランス24ビットLVDSシリアライザ/ デシリアライザ データシート (Rev. C 翻訳版) 最新英語版 (Rev.D) PDF | HTML 2007年 10月 15日
アプリケーション・ノート LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces (Rev. A) 2013年 4月 29日
アプリケーション・ノート Extending the Reach of a FPD-Link II Interface with Cable Drivers and Equalizers (Rev. A) 2013年 4月 26日
ユーザー・ガイド SERDES Demonstration Kit User Manual 2012年 1月 25日
設計ガイド Channel Link II Design Guide 2011年 1月 21日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 ダウンロード
TQFP (PFB) 48 オプションの表示
WQFN (NJU) 48 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ