データシート
LMH0040
- ホストFPGA へのLVDS インタフェース
- 外付けのVCO や参照クロックが不要
- 統合可変出力ケーブル・ドライバ
- 3.3V SMBus 構成インタフェース
- 統合TXCLK PLL がクロック・ノイズを除去
- 小型48 ピンLLP パッケージ
- 工業用温度範囲 – 40 °C～＋ 85 °C
LMH0340/0040/0070/0050 SDI シリアライザは、FPGA とともに使用するナショナル セミコンダクターのSER/DES ファミリの製品 で、5ビットLVDSを通じてFPGAにインタフェースします。 FPGAホストは、LMH0340 の出力がDVB-ASI、SMPTE 259M-C、 SMPTE 292M、SMPTE 424M の規格の要件に準拠するように、付属のIP を使用してデータをフォーマットします。
SER ( シリアライザ) とFPGA とのインタフェースは、5 ビット幅のLVDS データ・バス、LVDS クロック、SMBus インタフェー スで構成されます。 LMH0340/0040/0070 SER デバイスは、前述のSMPTE 仕様のすべてに完全準拠する統合ケーブル・ドラ イバを装備しています。 LMH0050 は、差動伝送ライン、またはケーブル・ドライバのインタフェースを駆動できるCML 出力 ドライバを装備しています。
これらのSER/DES ファミリにはFPGA 用IP コードのサポートがあり、設計エンジニアはSER/DES 製品を使用してビデオ・ア プリケーションを迅速に開発できます。 SER は小型の48 ピンLLP パッケージで提供されます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | LMH0340/040/070/050 LVDS インタフェースを備えた3Gbps、HD、SD、DVB-ASI SDI シリアライザとケーブル・ドライバ データシート (Rev. H 翻訳版) | 最新英語版 (Rev.I) | PDF | HTML | 2009年 10月 5日 | |
| アプリケーション・ノート | AN-1943 Understanding Serial Digital Video Bit Rates (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-1988 LMH0340 / LMH0341 SerDes Family LVDS Timing Overview (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-2145 Power Considerations for SDI Products (Rev. B) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | High-Speed Board Layout Challenges in FPGA/SDI Sub-Systems | 2009年 11月 12日 | ||||
| 設計ガイド | Broadcast Video Owner's Manual | 2006年 11月 17日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
サンプル・コードまたはデモ
BROADCAST_VIDEO_SERDES_IP — 放送用ビデオ・サポート・コード、LVDS インターフェイス SDI SerDes 用
We have developed a family of serializers and deserializers intended to support the serial digital interface (SDI) standards of the Society of Motion Picture and Television Engineers (SMPTE). These devices connect to a host FPGA through a moderate speed, moderate width (600 Mbps, 5 bits wide) (...)
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| WQFN (RHS) | 48 | オプションの表示 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点