ホーム パワー・マネージメント マルチチャネル IC (PMIC)

TPS54372

アクティブ

3A、アクティブ・バス終端 / DDR メモリ向け DC/DC コンバータ

製品詳細

Vin (min) (V) 3 Vin (max) (V) 6 Vout (max) (V) 6 Features Status Pin Iq (typ) (mA) 6.2 Rating Catalog Operating temperature range (°C) -40 to 85 Product type DDR DDR memory type DDR, DDR2, DDR3
Vin (min) (V) 3 Vin (max) (V) 6 Vout (max) (V) 6 Features Status Pin Iq (typ) (mA) 6.2 Rating Catalog Operating temperature range (°C) -40 to 85 Product type DDR DDR memory type DDR, DDR2, DDR3
HTSSOP (PWP) 20 41.6 mm² 6.5 x 6.4
  • 外部印加の基準電圧をトラック
  • 60mのMOSFETスイッチによる、3A出力ソース・ シンク電流(連続)時の高効率
  • VIの6%から90%までの出力トラッキング範囲
  • 広帯域のPWM周波数:
    固定時の周波数  350kHz
    調整可能な周波数 280kHz-700kHz
  • ピーク電流制限とサーマル・シャットダウンによる負 荷保護
  • 集積ソリューションによる基板面積およびトータル・ コストの低減
  • APPLICATIONS
    • DDRメモリ用終端電圧
    • GTLおよびSSTL高速ロジック・ファミリーの能動終端
    • DAC制御の大電流出力段
    • 高精度ポイント・オブ・ロード電源

SWIFT、PowerPAD、SpActおよびBurr-Brownは、テキサス・インスツルメンツの商標です。

  • 外部印加の基準電圧をトラック
  • 60mのMOSFETスイッチによる、3A出力ソース・ シンク電流(連続)時の高効率
  • VIの6%から90%までの出力トラッキング範囲
  • 広帯域のPWM周波数:
    固定時の周波数  350kHz
    調整可能な周波数 280kHz-700kHz
  • ピーク電流制限とサーマル・シャットダウンによる負 荷保護
  • 集積ソリューションによる基板面積およびトータル・ コストの低減
  • APPLICATIONS
    • DDRメモリ用終端電圧
    • GTLおよびSSTL高速ロジック・ファミリーの能動終端
    • DAC制御の大電流出力段
    • 高精度ポイント・オブ・ロード電源

SWIFT、PowerPAD、SpActおよびBurr-Brownは、テキサス・インスツルメンツの商標です。

DC/DCレギュレータのSWIFT™ファミリーのひとつである TPS54372は、低入力電圧・高出力電流の同期バックPWMコン バータであり、必要な能動素子をすべて集積しています。シリコ ン基盤上に内蔵されるものは以下の通りです。過渡状態で優れた 特性を発揮し、出力フィルタのLC部品の選択が容易になる高性 能誤差アンプ、入力電圧が3Vに達するまでスタート・アップさせ ない低電圧ロックアウト回路、内部あるいは外部から設定する ラッシュ電流制限用のスロー・スタート回路、さらに、正しい動 作状態を示すステータス出力です。

TPS54372 は熱的に強化された2 0 ピンTSSOP(PWP)の PowerPAD™(パワー・パッド)パッケージによるデバイスのた め、大きなヒートシンクを必要としません。TIは、評価ボードと SWIFT™設計者用ソフトウエア・ツールを提供しますので、高性 能な電源の設計の早期実現を手助けし、積極的な装置開発サイク ルに対応できます。

DC/DCレギュレータのSWIFT™ファミリーのひとつである TPS54372は、低入力電圧・高出力電流の同期バックPWMコン バータであり、必要な能動素子をすべて集積しています。シリコ ン基盤上に内蔵されるものは以下の通りです。過渡状態で優れた 特性を発揮し、出力フィルタのLC部品の選択が容易になる高性 能誤差アンプ、入力電圧が3Vに達するまでスタート・アップさせ ない低電圧ロックアウト回路、内部あるいは外部から設定する ラッシュ電流制限用のスロー・スタート回路、さらに、正しい動 作状態を示すステータス出力です。

TPS54372 は熱的に強化された2 0 ピンTSSOP(PWP)の PowerPAD™(パワー・パッド)パッケージによるデバイスのた め、大きなヒートシンクを必要としません。TIは、評価ボードと SWIFT™設計者用ソフトウエア・ツールを提供しますので、高性 能な電源の設計の早期実現を手助けし、積極的な装置開発サイク ルに対応できます。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品
TPS51116 アクティブ DDR、DDR2、DDR3、DDR3L、LPDDR3、DDR4 向けの包括的な電源ソリューション用途の同期整流降圧コントローラ、3A LDO DDR2, DDR3, DDR3L, LPDDR3, DDR4 power solution

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート 3A出力、FET内蔵のトラッキング/ターミネーション 同期PWMスイッチャー(SWIFTTM) データシート (Rev. A 翻訳版) 最新英語版 (Rev.D) PDF | HTML 2006年 11月 6日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版 (Rev.R) 2018年 9月 13日
アプリケーション・ノート Limitations of Slew Rate on the REFIN Pin of the TPS54X72 Family 2005年 5月 23日
EVM ユーザー ガイド (英語) TPS54372EVM-215 3-Amp DC/DC Converter Evaluation Module 2002年 7月 15日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

TPS54372 PSpice Average Model

SGLM011.ZIP (85 KB) - PSpice Model
シミュレーション・モデル

TPS54372 TINA-TI Average Reference Design

SGLM028.TSC (1398 KB) - TINA-TI Reference Design
シミュレーション・モデル

TPS54372 TINA-TI Average Spice Model

SGLM027.ZIP (8 KB) - TINA-TI Spice Model
ガーバー・ファイル

Gerber File for TPS54372EVM

SLVC045.ZIP (110 KB)
パッケージ ピン数 ダウンロード
HTSSOP (PWP) 20 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ