ADC12QJ1600-SEP
- Radiation Tolerance:
- Total Ionizing Dose (TID): 30 krad (Si)
- Single Event Latchup (SEL): 43 MeV-cm 2/mg
- Single Event Upset (SEU) immune registers
- Space-enhanced plastic (space EP):
- Meets ASTM E595 outgassing specification
- Vendor item drawing (VID) V62/22610
- Temperature range: –55°C to 125°C
- One fabrication, assembly, and test site
- Wafer lot traceability
- Extended product life cycle
- Extended product change notification
- ADC Core:
- Resolution: 12 Bit
- Maximum sampling rate: 1.6 GSPS
- Non-interleaved architecture
- Internal dither reduces high-order harmonics
- Performance specifications (–1 dBFS):
- SNR (100 MHz): 57.4 dBFS
- ENOB (100 MHz): 9.1 Bits
- SFDR (100 MHz): 64 dBc
- Noise floor (–20 dBFS): –147 dBFS
- Full-scale input voltage: 800 mV PP-DIFF
- Full-power input bandwidth: 6 GHz
- JESD204C Serial data interface:
- Support for 2 to 8 total SerDes lanes
- Maximum baud-rate: 17.16 Gbps
- 64B/66B and 8B/10B encoding modes
- Subclass-1 support for deterministic latency
- Compatible with JESD204B receivers
- Optional internal sampling clock generation
- Internal PLL and VCO (7.2–8.2 GHz)
- SYSREF Windowing eases synchronization
- Four clock outputs simplify system clocking
- Reference clocks for FPGA or adjacent ADC
- Reference clock for SerDes transceivers
- Timestamp input and output for pulsed systems
- Power consumption (1 GSPS): 1.9 W
- Power supplies: 1.1 V, 1.9 V
ADC12QJ1600-SEP is a quad channel, 12-bit, 1.6 GSPS analog-to-digital converters (ADC). Low power consumption, high sampling rate and 12-bit resolution makes the device suited for a variety of mulch-chanel communications systems.
Full-power input bandwidth (-3 dB) of 6 GHz enables direct RF sampling of L-band and S-band.
A number of clocking features are included to relax system hardware requirements, such as an internal phase-locked loop (PLL) with integrated voltage-controlled oscillator (VCO) to generate the sampling clock. Four clock outputs are provided to clock the logic and SerDes of the FPGA or ASIC. A timestamp input and output is provided for pulsed systems.
JESD204C serialized interface decreases system size by reducing the amount of printed circuit board (PCB) routing. Interface modes support from 2 to 8 lanes (dual and quad channel devices) or 1 to 4 lanes (for the single channel device), with SerDes baud-rates up to 17.16 Gbps, to allow the optimal configuration for each application.
기술 문서
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | ADC12QJ1600-SEP Quad Channel 1.6-GSPS, 12-Bit, Analog-to-Digital Converter (ADC) with JESD204C Interface datasheet | PDF | HTML | 2023/01/13 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC12QJ1600EVM — JESD204C 인터페이스를 지원하는 ADC12QJ1600-Q1 4채널 12비트, 1.6GSPS ADC 평가 모듈
ADC12QJ1600 평가 모듈(EVM)은 ADC12QJ1600-Q1 제품을 평가하는 데 사용합니다. ADC12QJ1600-Q1은 저전력, 12비트, 쿼드 채널, 1.6 GSPS ADC(아날로그-디지털 컨버터)로 버퍼 아날로그 입력과 온칩 PLL이 포함된 일체형 디지털 다운 컨버터를 지원하며 JESD204B/C 인터페이스를 사용합니다. EVM에는 광범위한 신호 소스 및 주파수를 수용할 수 있는 변압기 결합 아날로그 입력이 있습니다.
LMK04828 JESD204B/C 클록 생성기가 EVM에 포함되어 있으며, 초저지터 ADC 장치 (...)
TSW14J57EVM — 데이터 캡처/패턴 생성기: JESD204B 레인 16개를 지원하는 1.6~15Gbps의 데이터 컨버터 EVM
TI TSW14J57 평가 모듈(EVM)은 새로운 TI JESD204B 고속 ADC(아날로그-디지털 컨버터), 고속 디지털-아날로그 컨버터(DAC) 및 아날로그 프론트 엔드(AFE)의 성능을 평가하는 데 사용되는 차세대 데이터 캡처 카드입니다.
Arria® 10 디바이스로 채워진 후 Altera® JESD204B IP 솔루션을 사용하는 TSW14J57은 1Gbps~15Gbps의 모든 레인 속도를 1~16레인으로 지원하도록 동적으로 구성할 수 있습니다.
HSDC Pro(High-Speed Data Converter Pro) 그래픽 (...)
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
| 패키지 | 핀 | 다운로드 |
|---|---|---|
| FCCSP (ALR) | 144 | 옵션 보기 |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.