데이터시트
VSP5324-Q1
- Qualified for Automotive Applications
- AEC-Q100 Qualified With the Following Results
- Device Temperature Grade 2: –40°C to +105°C
- Device HBM ESD Classification Level 2
- Device CDM ESD Classification Level C4B
- Designed for Low Power:
- One-Lane Interface:
65 mW per Channel at 50 MSPS - Two-Lane Interface:
82 mW per Channel at 80 MSPS
- One-Lane Interface:
- Dynamic Performance:
- 5-MHz Input Frequency, 80 MSPS
- SNR: 70 dBFS
- SFDR: 85 dBc
- Serial LVDS ADC Data Outputs
- Variety of LVDS Test Patterns to Verify Data Capture
- Package: 9-mm × 9-mm VQFN-64
- Operating Temperature: –40°C to +105°C
The VSP5324-Q1 device is a low-power, 12-bit, 80-MSPS, quad-channel, analog-to-digital converter (ADC). Low-power consumption and multiple-channel integration in a compact package makes the device attractive for 3D time-of-flight (ToF) systems.
Serial low-voltage differential signaling (LVDS) outputs reduce the number of interface lines and enable high system integration.
The device is available in a compact 9-mm × 9-mm VQFN-64 Package.
기술 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기2 유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | VSP5324-Q1 4-Channel, 12-Bit, 80-MSPS ADC datasheet (Rev. A) | PDF | HTML | 2017/12/19 |
White paper | Introduction to Time-of-Flight Camera (Rev. B) | 2014/05/07 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
패키지 | 핀 | 다운로드 |
---|---|---|
VQFN (RGC) | 64 | 옵션 보기 |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치