PLLATINUMSIM-SW
テキサス・インスツルメンツ PLLatinum シミュレータ ツール
PLLATINUMSIM-SW
概要
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
特長
- 電流、コスト、位相ノイズ、パッケージに基づいたパーツの選定
- 最大 4 次に対応するパッシブ フィルタとアクティブ フィルタのフィルタ設計
- PLL、分周エンジン、電圧制御発振器 (VCO)、入力、分周器、ループ フィルタなどに対応する位相ノイズのシミュレーション
- 位相検出器と分周などに対応するスプリアスのシミュレーション
- VCO デジタル キャリブレーション時間などに対応するロック時間のシミュレーション
- ボード線図の詳細なシミュレーション
ダウンロード
設計ツール
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
サポート対象の製品とハードウェア
製品
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック バッファ
発振器
ハードウェア開発
評価ボード
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLatinum Sim 1.6.9.1 installer binary for Windows operating system
製品
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック バッファ
発振器
ハードウェア開発
評価ボード
資料
PLLatinum Sim 1.6.9.1 software manifest
リリース情報
PLLatinum Sim 1.6.9.1 is a bugfix release to 1.6.9.
最新情報
- Fix phase noise trace load initial point scaling up from 0dBc - the initial value should now be correct
- Fix phase noise modeling for devices with VCO post-divider
- Improvements to spur modeling
お役立ちリソース
設計ツール
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
サポート対象の製品とハードウェア
製品
IQ 復調器
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック バッファ
ハードウェア開発
評価ボード
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
製品
IQ 復調器
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック バッファ
ハードウェア開発
評価ボード
リリース情報
Added cascaded phase noise analysis
最新情報
- Added cascaded phase noise analysis