Get Your Clocks in Sync: Hardware Setup
00:02:30
|
26 MÄR. 2019
This video demonstrates DEV_CLK skew between two clock outputs of the clocking reference design and the analog channel to channel skew between 2 ADC12DJ3200EVMs
Ressourcen
Dieses Video ist Teil einer Serie
-
Taktgeberlösungen für mehrkanalige Hochgeschwindigkeitsanwendungen
video-playlist (6 videos)