JADS095A February   2026  – August 2026 AM13E23019

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
  6. 5 端子構成および機能
    1. 5.1 ピン配置図
    2.     デバイスのパッケージ オプション
    3. 5.2 AM13E230x ピン配置図
    4. 5.3 ピン属性
      1. 5.3.1 ピン属性のヘッダー リスト
      2.      13
    5. 5.4 信号の説明
      1.      15
      2.      16
      3.      17
      4.      18
      5.      19
      6.      20
      7.      21
      8.      22
      9.      23
      10.      24
      11.      25
      12.      26
      13.      27
      14.      28
      15.      29
      16.      30
      17.      31
      18.      32
      19.      33
      20.      34
      21.      35
      22.      36
      23.      37
      24.      38
      25.      39
      26.      40
      27.      41
      28.      42
      29.      43
      30.      44
      31.      45
      32.      46
      33.      47
      34.      48
      35.      49
      36.      50
    6. 5.5 ピン接続要件
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 - 民生用
    3. 6.3  推奨動作条件
    4. 6.4  電源電流特性
      1. 6.4.1 RUN/SLEEP モード
      2. 6.4.2 STOP/STANDBY モード
      3. 6.4.3 SHUTDOWN モード
      4. 6.4.4 消費電流の低減
        1. 6.4.4.1 ペリフェラル ディセーブル時の標準的な電流低減
    5. 6.5  電気的特性
    6. 6.6  デジタル IO
    7. 6.7  熱に関する情報
    8. 6.8  システム
      1. 6.8.1 電源シーケンス
        1. 6.8.1.1 電源ランプ
        2. 6.8.1.2 POR および BOR
          1. 6.8.1.2.1 POR と BOR
        3. 6.8.1.3 タイミング特性
          1. 6.8.1.3.1 タイミング特性
      2. 6.8.2 クロック モジュール (CKM)
        1. 6.8.2.1 システム発振器(SYSOSC)
        2. 6.8.2.2 高周波数クリスタル / クロック
        3. 6.8.2.3 システム フェーズ ロック ループ (SYSPLL)
        4. 6.8.2.4 低周波数発振器 (LFOSC)
      3. 6.8.3 フラッシュ メモリの特性
        1. 6.8.3.1 フラッシュ メモリの特性
      4. 6.8.4 RAM の仕様
      5. 6.8.5 ROM の仕様
    9. 6.9  アナログ ペリフェラル
      1. 6.9.1 A/D コンバータ (ADC)
        1. 6.9.1.1 ADC の電気的データおよびタイミング
          1. 6.9.1.1.1 ADC の動作条件
          2. 6.9.1.1.2 ADC の特性
          3. 6.9.1.1.3 ADC 入力モデル
            1.         ADC 入力モデル
          4. 6.9.1.1.4 ADC のタイミング要件
          5. 6.9.1.1.5 外部 ADC 変換開始のスイッチング特性
      2. 6.9.2 コンパレータ・サブシステム (CMPSS)
        1. 6.9.2.1 CMPSS の電気的データおよびタイミング
          1. 6.9.2.1.1 CMPSS_LITE コンパレータの電気的特性
          2. 6.9.2.1.2 CMPSS_LITE DAC の静的電気特性
      3. 6.9.3 プログラマブル ゲイン アンプ (PGA)
        1. 6.9.3.1 PGA の電気的データおよびタイミング
          1. 6.9.3.1.1 PGA の動作条件
          2. 6.9.3.1.2 PGA の特性
      4. 6.9.4 温度センサ
        1. 6.9.4.1 温度センサの電気的データおよびタイミング
        2. 6.9.4.2 温度センサの特性
      5. 6.9.5 内部アナログ接続
    10. 6.10 制御ペリフェラル
      1. 6.10.1 マルチチャネル パルス幅変調器 (MCPWM)
      2. 6.10.2 制御ペリフェラルの同期
      3. 6.10.3 MCPWM の電気的データおよびタイミング
        1. 6.10.3.1 MCPWM のタイミング要件
        2. 6.10.3.2 MCPWM スイッチング特性
      4. 6.10.4 拡張キャプチャ eCAP
      5. 6.10.5 eCAP のブロック図
      6. 6.10.6 eCAP の同期
      7. 6.10.7 eCAP の電気的データおよびタイミング
        1. 6.10.7.1 eCAP のタイミング要件
        2. 6.10.7.2 eCAP のスイッチング特性
      8. 6.10.8 拡張直交エンコーダ パルス (eQEP)
      9. 6.10.9 eQEP の電気的データおよびタイミング
        1. 6.10.9.1 eQEP のタイミング要件
        2. 6.10.9.2 eQEP のスイッチング特性
    11. 6.11 通信ペリフェラル
      1. 6.11.1 UNICOMM (UART/I2C/SPI)
        1. 6.11.1.1 ユニバーサル非同期レシーバ / トランスミッタ (UART)
          1. 6.11.1.1.1 UART のタイミングと特性
        2. 6.11.1.2 I2C (Inter-Integrated Circuit)
          1. 6.11.1.2.1 I2C のタイミングと特性
          2. 6.11.1.2.2 I2C フィルタのタイミング
          3. 6.11.1.2.3 I2C のタイミング図
        3. 6.11.1.3 シリアル・ペリフェラル・インターフェイス (SPI)
          1. 6.11.1.3.1 SPI のタイミングと特性
          2. 6.11.1.3.2 SPI タイミング図
      2. 6.11.2 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
        1. 6.11.2.1 CAN のタイミングと特性
    12. 6.12 外部ペリフェラル インターフェイス (EPI)
      1. 6.12.1 EPI SDRAM インターフェイスのスイッチング特性
      2. 6.12.2 EPI SDRAM のタイミング図
      3. 6.12.3 EPI ホストバス 8 およびホストバス 16 インターフェイスのスイッチング特性
      4. 6.12.4 EPI ホストバス 8 とホストバス 16 インターフェイスのタイミング要件
      5. 6.12.5 EPI ホストバス 8/16 モードのタイミング図
      6. 6.12.6 EPI 汎用インターフェイスのスイッチング特性
      7. 6.12.7 EPI 汎用インターフェイスのタイミング要件
      8. 6.12.8 EPI 汎用モードのタイミング図
    13. 6.13 エミュレーションおよびデバッグ
      1. 6.13.1 SWD のタイミング
  8. 7 詳細説明
    1. 7.1  概要
    2. 7.2  メモリ
      1. 7.2.1 メモリ マップ
      2. 7.2.2 ペリフェラル・レジスタのメモリ・マップ
      3. 7.2.3 静的 RAM
      4. 7.2.4 フラッシュ メモリ
    3. 7.3  識別
    4. 7.4  Arm Cortex-M33 CPU
      1. 7.4.1 三角関数演算ユニット (TMU)
      2. 7.4.2 デバッグ サブシステム
    5. 7.5  TinyEngineTM ニューラルネットワーク処理ユニット (NPU)
    6. 7.6  DMA
    7. 7.7  エラー アグリゲータ モジュール (EAM)
    8. 7.8  パワー マネージメントおよびクロック ユニット (PMCU)
      1. 7.8.1 パワー マネージメント ユニット (PMU)
      2. 7.8.2 動作モード
        1. 7.8.2.1 動作モード別の機能
      3. 7.8.3 クロック モジュール (CKM)
    9. 7.9  IOMUX
      1. 7.9.1 入力 / 出力の回路図
    10. 7.10 シリアル ワイヤ デバッグ インターフェイス
    11. 7.11 ブートストラップ ローダ (BSL)
    12. 7.12 セキュリティ
      1. 7.12.1 グローバル セキュリティ コントローラ (GSC)
      2. 7.12.2 AESADV
      3. 7.12.3 キーストア コントローラ
      4. 7.12.4 CRC アクセラレータ
    13. 7.13 タイマ (TIMx)
    14. 7.14 WWDT
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 JTAG およびトレース
    2. 8.2 回路図
    3. 8.3 代表的なアプリケーション
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 サード・パーティ製品に関する免責事項
    2. 9.2 デバイスの命名規則
    3. 9.3 マーキング
    4. 9.4 ツールとソフトウェア
    5. 9.5 ドキュメントのサポート
    6. 9.6 サポート・リソース
    7. 9.7 商標
    8. 9.8 静電気放電に関する注意事項
    9. 9.9 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
  13.   付録：パッケージ･オプション

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
Data Sheet

AM13E230x マイクロコントローラ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード