JAJSLY3A February   2022  – July 2022 AMC23C11

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成および機能
  6. 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全関連認証
    8. 6.8  安全限界値
    9. 6.9  電気的特性
    10. 6.10 スイッチング特性
    11. 6.11 タイミング図
    12. 6.12 絶縁特性曲線
    13. 6.13 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力
      2. 7.3.2 リファレンス入力
      3. 7.3.3 絶縁チャネルの信号伝送
      4. 7.3.4 オープン・ドレイン・デジタル出力
        1. 7.3.4.1 透過出力モード
        2. 7.3.4.2 ラッチ出力モード
      5. 7.3.5 パワーアップ動作とパワーダウン動作
      6. 7.3.6 VDD1 のブラウンアウトおよび電源喪失時の動作
    4. 7.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 DC リンクの過電流検出
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
    3. 8.3 アプリケーション曲線
    4. 8.4 設計のベスト・プラクティス
    5. 8.5 電源に関する推奨事項
    6. 8.6 レイアウト
      1. 8.6.1 レイアウトのガイドライン
      2. 8.6.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  10. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

パワーアップ動作とパワーダウン動作

2 次側電源 (VDD2) がオンすると、オープン・ドレイン出力は高インピーダンス (Hi-Z) 状態で起動します。起動後、1 次側がまだ機能していない場合、出力は LOW に駆動されます。この条件は、2 次側の起動時間と 1 次側のフォルト検出遅延時間の和 (tLS,STA + tHS,FLT) の後で発生します (図 7-5 を参照)。同様に、通常動作中に 1 次側フォルト検出遅延時間より長い間、1 次側電源がその低電圧閾値電圧 (VDD1UV) を下回ると、オープン・ドレイン出力は LOW に駆動されます (図 7-8 を参照)。この遅延により、1 次側電源を喪失してもシステムは確実にシャットダウンできます。

300mV 内部基準電圧と REF ピン電圧が落ち着くことができ、またコンパレータ出力が起動中に意図せず切り替わることがないように、コンパレータの 1 次側と 2 次側との間で開始する通信は 1 次側ブランキング時間 (tHS,BLK、高電圧側に実装された時定数) によって遅延されます。

図 7-5図 7-10 に、代表的な起動および停止手順を示します。

図 7-5 では、2 次側電源 (VDD2) がオンしますが、1 次側電源 (VDD1) はオフのままです。出力は Hi-Z 状態で起動します。tHS, FLT 後、OUT は LOW に駆動され、1 次側電源喪失フォルトを示します。

図 7-6 では、2 次側電源 (VDD2) がオンした後しばらくして、1 次側電源 (VDD1) がオンします。出力は最初はアクティブ LOW 状態です (ケース (1) を参照)。1 次側電源が有効になった後、本デバイスが通常動作であることを認識し、出力がコンパレータの現在の状態を反映するために、tHS, STA + tHS, BLK の待機時間が設けられています。

図 7-5 VDD2 がオンし、VDD1 はオフのまま
図 7-6 VDD2 はオン、VDD1 がオンする
(長い遅延)

図 7-7 では、2 次側電源 (VDD2) がオンした後、わずかに遅れて 1 次側電源 (VDD1) がオンします。出力は最初は Hi-Z 状態です。1 次側フォルト検出遅延 (tHS,FLT) は 1 次側ブランキング時間 (tHS,BLK) より短いため、出力は tHS, FLT の後 LOW に駆動され、1 次側がまだ動作していないことを示します。1 次側ブランキング時間 (tHS,BLK) が経過した後、本デバイスは通常動作であることを認識し、出力はコンパレータの現在の状態を反映します。

図 7-8 では、1 次側電源 (VDD1) がオフした後、2 次側電源 (VDD2) がオフします。1 次側フォルト検出遅延時間 (tHS,FLT) の後、出力は LOW に駆動されます。VDD2 が VDD2UV 閾値電圧を下回るとすぐに、両方の出力は Hi-Z 状態に入ります。

図 7-7 VDD2 がオン、VDD1 がそれに続く
(短い遅延)
図 7-8 VDD1 がオフ、VDD2 がそれに続く

図 7-9 では、1 次側が完全に起動した後、2 次側電源 (VDD2) がオンします (VDD1 と VDD2 の間の遅延は (tHS,STA + tHS,BLK) より大きいです)。 2 次側の起動時間 (tLS,STA) の後、デバイスは通常動作に入ります。

図 7-10 では、2 次側電源 (VDD2) がオフし、次いで 1 次側電源 (VDD1) がオフします。VDD2 が VDD2UV 閾値電圧を下回るとすぐに、出力は Hi-Z 状態に入ります。

図 7-9 VDD1 がオンし、VDD2 がそれに続く
(長い遅延)
図 7-10 VDD2 がオフし、VDD1 がそれに続く