JAJSM64D November   1998  – July 2021 CD4027B

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 Recommended Operating Conditions
    3. 6.3 Static Electrical Characteristics
    4. 6.4 Dynamic Electrical Characteristics
    5. 6.5 Typical Characteristics
  7. Parameter Measurement Information
  8. Detailed Description
    1. 8.1 Functional Block Diagram
    2. 8.2 Device Functional Modes (1)
  9. Device and Documentation Support
    1. 9.1 Receiving Notification of Documentation Updates
    2. 9.2 サポート・リソース
    3. 9.3 Trademarks
    4. 9.4 Electrostatic Discharge Caution
    5. 9.5 Glossary
  10. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • PW|16
  • NS|16
  • N|16
  • D|16
サーマルパッド・メカニカル・データ
発注情報

概要

CD4027B は、2 つの同一の相補対称型 J-K フリップ・フロップを搭載した、シングル・モノリシック・チップ IC です。各フリップ・フロップは、J、K、セット、リセット、クロックの入力信号を備えています。バッファ付きの Q 信号および Q 信号を出力として備えています。この入出力構成により、RCA-CD4013B デュアル D タイプ・フリップ・フロップとの共存動作が可能です。

CD4027B は、制御、レジスタ、トグルの機能を実行するときに便利です。J および K 入力のロジック・レベルと、内部の自己制御によって各フリップ・フロップの状態が決まります。フリップ・フロップの状態は、クロック・パルスの立ち上がりに同期して変化します。セットおよびリセット機能は、クロックとは独立しており、セットまたはリセット入力に HIGH レベル信号が印加されたときに動作を開始します。

CD4027B タイプは、 16 リードのハーメチック・デュアル・インライン・セラミック・パッケージ (F3A サフィックス)、16 リードのデュアル・インライン・プラスチック・パッケージ (E サフィックス)、16 リードのスモール・アウトライン・パッケージ (M、M96、MT、NSR サフィックス)、16 リードのシン・シュリンク・スモール・アウトライン・パッケージ (PW および PWR サフィックス) で供給されます。

GUID-20210329-CA0I-BSWK-9DHD-968NXXJJC2ZQ-low.gif図 3-1 ロジック図