JAJSWN6A February   2010  – May 2025 CDCE949-Q1

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピンの機能
6. 5 仕様
   1. 5.1  絶対最大定格
   2. 5.2  ESD 定格
   3. 5.3  熱抵抗特性
   4. 5.4  推奨動作条件
   5. 5.5  推奨される Crystal/VCXO 仕様
   6. 5.6  EEPROM 仕様
   7. 5.7  電気的特性
   8. 5.8  タイミング要件
      1. 5.8.1 CLK_IN のタイミング要件
      2. 5.8.2 SDA/SCL のタイミング要件
   9. 5.9  タイミング図
      1. 5.9.1 SDA/SCL シリアル制御インターフェイスのタイミング図
   10. 5.10 代表的特性
7. 6 パラメータ測定情報
8. 7 詳細説明
   1. 7.1 概要
   2. 7.2 機能ブロック図
   3. 7.3 機能説明
      1. 7.3.1 制御端子の構成
      2. 7.3.2 デフォルトのデバイス設定
      3. 7.3.3 SDA/SCL シリアル インターフェイス
      4. 7.3.4 データ プロトコル
      5. 7.3.5 PLL マルチプライヤ/デバイダの定義
   4. 7.4 デバイスの機能モード
      1. 7.4.1 SDA/SCL ハードウェア インターフェイス
   5. 7.5 プログラミング
      1. 7.5.1 汎用プログラミング シーケンス
      2. 7.5.2 バイト書き込みのプログラミング シーケンス
      3. 7.5.3 バイト読み取りのプログラミング シーケンス
      4. 7.5.4 ブロック書き込みのプログラミング シーケンス
      5. 7.5.5 ブロック読み取りのプログラミング シーケンス
9. 8 レジスタ マップ
   1. 8.1 SDA および SCL レジスタ
   2. 8.2 構成レジスタ
      1. 8.2.1 汎用構成レジスタ
      2. 8.2.2 PLL1 構成レジスタ
      3. 8.2.3 PLL2 構成レジスタ
      4. 8.2.4 PLL3 構成レジスタ
      5. 8.2.5 PLL4 構成レジスタ
10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
       1. 9.2.1 設計要件
       2. 9.2.2 詳細な設計手順
          1. 9.2.2.1 スペクトラム拡散クロック供給 (SSC)
          2. 9.2.2.2 PLL 周波数プランニング
          3. 9.2.2.3 水晶発振器の起動
          4. 9.2.2.4 水晶発振器プルによる周波数調整
          5. 9.2.2.5 未使用入出力
          6. 9.2.2.6 XO モードと VCXO モード間の切り替え
       3. 9.2.3 アプリケーション特性の波形
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
       1. 9.4.1 レイアウトのガイドライン
       2. 9.4.2 レイアウト例
11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
       1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
12. 11改訂履歴
13. 12メカニカル、パッケージ、および注文情報

CDCE949-Q1：プログラマブル 4-PLL VCXO クロック シンセサイザ1.8V、2.5V、3.3V LVCMOS 出力

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード