CDCE949-Q1
- 車載アプリケーション用に認定済み
- プログラマブル クロック ジェネレータ ファミリ製品
- CDCE913/CDCEL913：1 PLL、3 出力
- CDCE925/CDCEL925：2 PLL、5 出力
- CDCE937/CDCEL937：3 PLL、7 出力
- CDCE949：4 PLL、9 出力
- システム内プログラミングおよびEEPROM
- シリアル プログラミングが可能な揮発性レジスタ
- 不揮発性 EEPROM に顧客設定を保存
- 非常に柔軟なクロック ドライバ
- 3 つのユーザ定義可能な制御入力 [S0/S1/S2] を、SSC 選択、周波数切り替え、出力イネーブル、電源オフなどに使用可能
- ビデオ、オーディオ、USB、IEEE1394、RFID 用の高精度クロックを生成し、TI DaVinci™、OMAP™、DSP を使用して使用する共通クロック周波数を生成します
- Bluetooth™、WLAN、イーサネット、および GPS です
- SSC変調をプログラム可能
- 0ppm クロック生成が可能
- 出力周波数を最高230MHzまで選択可能
- 柔軟な入力クロック設定
- 外部水晶振動子：8MHz ～ 32MHz
- オンチップ VCXO：引き込み範囲：±150ppm
- シングルエンドのLVCMOS: 最高160MHz
- 低ノイズのPLLコア
- PLL ループ フィルタ コンポーネントを内蔵
- 非常に短いジッタ時間 (標準値 60ps)
- 独立した出力供給ピン
- 3.3V および 2.5V
- 1.8V デバイス電源
- JESD 78、Class I 準拠で 100mA のラッチアップ性能
- 広い温度範囲: -40℃～125℃
- TSSOP パッケージ
- 開発およびプログラミング キットによりPLLの設計およびプログラムが容易 (TI ClockPro)
CDCE949-Q1は、モジュラー PLL ベースの低コストで高性能なプログラマブル クロック シンセサイザ、マルチプライヤ、およびディバイダです。これらのデバイスは、単一の入力周波数から最大 9 個の出力クロックを生成します。それぞれの出力は、最大 4 つの個別に設定可能な PLL を使用し、システム内で最高 230MHz まで、どのような周波数にでもプログラムできます。
CDCE949-Q1 には 2.5V ～ 3.3V の独立した出力電源ピン VDDOUT があります。
入力には外付けの水晶振動子、またはLVCMOSクロック信号を接続できます。外付けの水晶振動子を使用する場合、ほとんどのアプリケーションではオンチップの負荷コンデンサだけで十分です。負荷コンデンサの値は、0～20pF の範囲でプログラム可能です。さらに、オンチップの VCXO を選択でき、出力周波数と外部の制御信号、すなわち PWM 信号とを同期できます。
大きな M/N 分周比により、ゼロ ppm のオーディオまたはビデオ、ネットワーク (WLAN、BlueTooth™、イーサネット、GPS)、またはインターフェイス (USB、IEEE1394、メモリ スティック) の 0ppm のクロックを、たとえば 27MHz の基準入力周波数から生成できます。
すべてのPLLはSCC (拡散スペクトラム クロッキング)をサポートします。センタースプレッドおよびダウンスプレッド クロッキングのSSCを使用できます。この技法は、電磁気的干渉 (EMI) を低減するために一般的です。
PLL周波数と分周値の設定に基づいて内部のループ フィルタ コンポーネントを自動的に調整することにより、高い安定性を実現し、各PLLのジッタ伝達特性を最適化します。
このデバイスは不揮発性 EEPROM プログラミングをサポートしており、アプリケーションに合わせて簡単にカスタマイズできます。CDCE949-Q1 は、工場出荷時にあらかじめデフォルト設定済みです (「デフォルトのデバイス構成」セクションを参照) 。各種のアプリケーション構成に応じて PCB 組み立て前に再プログラム可能したり、システム内プログラミングにより再プログラムしたりできます。すべてのデバイス設定は、2 線式シリアル インターフェイスの SDA/SCL バスでプログラムできます。
3 つのプログラム可能な制御入力 S0、S1、S2 を使用して、周波数の選択、SSC パラメータの変更による EMI の低減、PLL バイパス、電源オフ、出力ディセーブル機能として low レベルと TRI-STATE のどちらを選択するかなど、動作のさまざまな要因を制御できます。
CDCE949-Q1 は 1.8V 環境で動作します。このデバイスは、-40℃～125℃ の温度範囲で動作します。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCE949-Q1：プログラマブル 4-PLL VCXO クロック シンセサイザ1.8V、2.5V、3.3V LVCMOS 出力 データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/07/30 |
| アプリケーション・ノート | Crystal or Crystal Oscillator Replacement with Silicon Devices | 2014/06/18 | ||||
| アプリケーション・ノート | VCXO Application Guideline for CDCE(L)9xx Family (Rev. A) | 2012/04/23 | ||||
| アプリケーション・ノート | General I2C / EEPROM usage for the CDCE(L)9xx family | 2010/01/26 | ||||
| アプリケーション・ノート | Troubleshooting I2C Bus Protocol | 2009/10/19 | ||||
| アプリケーション・ノート | Usage of I2C for CDCE(L)949, CDCE(L)937, CDCE(L)925, CDCE(L)913 | 2009/09/23 | ||||
| アプリケーション・ノート | Generating Low Phase-Noise Clocks for Audio Data Converters from Low Frequency | 2008/03/31 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 24 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。