製品詳細

Function Clock generator, Spread-spectrum clock generator Number of outputs 9 Output frequency (Max) (MHz) 230 Core supply voltage (V) 1.8 Output supply voltage (V) 2.5, 3.3 Input type XTAL, LVCMOS Output type LVCMOS Operating temperature range (C) -40 to 125 Features I2C, Integrated EEPROM, Pin programmable, Spread-spectrum clocking (SSC) Rating Automotive
Function Clock generator, Spread-spectrum clock generator Number of outputs 9 Output frequency (Max) (MHz) 230 Core supply voltage (V) 1.8 Output supply voltage (V) 2.5, 3.3 Input type XTAL, LVCMOS Output type LVCMOS Operating temperature range (C) -40 to 125 Features I2C, Integrated EEPROM, Pin programmable, Spread-spectrum clocking (SSC) Rating Automotive
TSSOP (PW) 24 34 mm² 7.7 x 4.4
  • Qualified for Automotive Applications
  • Member of Programmable Clock Generator Family
    • CDCE913/CDCEL913: 1 PLLs, 3 Outputs
    • CDCE925/CDCEL925: 2 PLLs, 5 Outputs
    • CDCE937/CDCEL937: 3 PLLs, 7 Outputs
    • CDCE949: 4 PLLs, 9 Outputs
  • In-System Programmability and EEPROM
    • Serial Programmable Volatile Register
    • Non-Volatile EEPROM to Store Customer Settings
  • Highly Flexible Clock Driver
    • Three User-Definable Control Inputs [S0/S1/S2]; e.g,. SSC-Selection, Frequency Switching, Output Enable or Power Down
    • Generates Highly-Accurate Clocks for Video, Audio, USB, IEEE1394, RFID, Generates Common Clock Frequencies Used with TI DaVinci™, OMAP™, DSPs
    • BlueTooth™, WLAN, Ethernet and GPS
    • Programmable SSC Modulation
    • Enables 0-PPM Clock Generation
  • Selectable Output Frequency up to 230 MHz
  • Flexible Input Clocking Concept
    • External Crystal: 8 to 32 MHz
    • On-Chip VCXO: Pull-Range ±150 ppm
    • Single-Ended LVCMOS up to 160 MHz
  • Low-Noise PLL Core
    • Integrated PLL Loop Filter Components
    • Very Low Period Jitter (typ 60 ps)
  • Separate Output Supply Pins
    • 3.3 V and 2.5 V
  • 1.8 V Device Power Supply
  • Latch-Up Performace Meets 100 mA
    Per JESD 78, Class I
  • Wide Temperature Range –40°C to 125°C
  • Packaged in TSSOP
  • Development and Programming Kit for Ease PLL Design and Programming
    (TI-Pro Clock)
  • APPLICATIONS
    • D-TV, HD-TV, STB, IP-STB, DVD-Player, DVD-Recorder, Printer
    • General Purpose Frequency Synthesizing

  • Qualified for Automotive Applications
  • Member of Programmable Clock Generator Family
    • CDCE913/CDCEL913: 1 PLLs, 3 Outputs
    • CDCE925/CDCEL925: 2 PLLs, 5 Outputs
    • CDCE937/CDCEL937: 3 PLLs, 7 Outputs
    • CDCE949: 4 PLLs, 9 Outputs
  • In-System Programmability and EEPROM
    • Serial Programmable Volatile Register
    • Non-Volatile EEPROM to Store Customer Settings
  • Highly Flexible Clock Driver
    • Three User-Definable Control Inputs [S0/S1/S2]; e.g,. SSC-Selection, Frequency Switching, Output Enable or Power Down
    • Generates Highly-Accurate Clocks for Video, Audio, USB, IEEE1394, RFID, Generates Common Clock Frequencies Used with TI DaVinci™, OMAP™, DSPs
    • BlueTooth™, WLAN, Ethernet and GPS
    • Programmable SSC Modulation
    • Enables 0-PPM Clock Generation
  • Selectable Output Frequency up to 230 MHz
  • Flexible Input Clocking Concept
    • External Crystal: 8 to 32 MHz
    • On-Chip VCXO: Pull-Range ±150 ppm
    • Single-Ended LVCMOS up to 160 MHz
  • Low-Noise PLL Core
    • Integrated PLL Loop Filter Components
    • Very Low Period Jitter (typ 60 ps)
  • Separate Output Supply Pins
    • 3.3 V and 2.5 V
  • 1.8 V Device Power Supply
  • Latch-Up Performace Meets 100 mA
    Per JESD 78, Class I
  • Wide Temperature Range –40°C to 125°C
  • Packaged in TSSOP
  • Development and Programming Kit for Ease PLL Design and Programming
    (TI-Pro Clock)
  • APPLICATIONS
    • D-TV, HD-TV, STB, IP-STB, DVD-Player, DVD-Recorder, Printer
    • General Purpose Frequency Synthesizing

The CDCE949 is a modular PLL-based low-cost high-performance programmable clock synthesizer, multiplier, and divider. It generates up to 9 output clocks from a single input frequency. Each output can be programmed in-system for any clock frequency up to 230 MHz, using up to four independent configurable PLLs.

The CDCE949 has separate output supply pins, VDDOUT, of 2.5 V to 3.3 V.

The input accepts an external crystal or LVCMOS clock signal. If an external crystal is used, an on-chip load capacitor is adequate for most applications. The value of the load capacitor is programmable from 0 to 20 pF. Additionally, an on-chip VCXO is selectable, allowing synchronization of the output frequency to an external control signal, that is, a PWM signal.

The deep M/N divider ratio allows the generation of zero-ppm audio/video, networking (WLAN, BlueTooth™, Ethernet, GPS) or Interface (USB, IEEE1394, Memory Stick) clocks from a reference input frequency, such as 27 MHz.

All PLLs support SSC (Spread-Spectrum Clocking). SSC can be Center-Spread or Down-Spread clocking. This is a common technique to reduce electro-magnetic interference (EMI).

Based on the PLL frequency and the divider settings, the internal loop-filter components are automatically adjusted to achieve high stability, and to optimize the jitter-transfer characteristics of each PLL.

The device supports non-volatile EEPROM programming for easy customization of the device to the application. It is preset to a factory-default configuration (see the Default device Configuration section). It can be reprogrammed to a different application configuration before PCB assembly, or reprogrammed by in-system programming. All device settings are programmable through the SDA/SCL bus, a 2-wire serial interface.

Three programmable control inputs, S0, S1 and S2, can be used to control various aspects of operation including frequency selection, changing the SSC parameters to lower EMI, PLL bypass, power down, and choosing between low level or 3-state for the output-disable function.

The CDCE949 operates in a 1.8 V environment. It operates within a temprateure range of –40°C to 125°C.

The CDCE949 is a modular PLL-based low-cost high-performance programmable clock synthesizer, multiplier, and divider. It generates up to 9 output clocks from a single input frequency. Each output can be programmed in-system for any clock frequency up to 230 MHz, using up to four independent configurable PLLs.

The CDCE949 has separate output supply pins, VDDOUT, of 2.5 V to 3.3 V.

The input accepts an external crystal or LVCMOS clock signal. If an external crystal is used, an on-chip load capacitor is adequate for most applications. The value of the load capacitor is programmable from 0 to 20 pF. Additionally, an on-chip VCXO is selectable, allowing synchronization of the output frequency to an external control signal, that is, a PWM signal.

The deep M/N divider ratio allows the generation of zero-ppm audio/video, networking (WLAN, BlueTooth™, Ethernet, GPS) or Interface (USB, IEEE1394, Memory Stick) clocks from a reference input frequency, such as 27 MHz.

All PLLs support SSC (Spread-Spectrum Clocking). SSC can be Center-Spread or Down-Spread clocking. This is a common technique to reduce electro-magnetic interference (EMI).

Based on the PLL frequency and the divider settings, the internal loop-filter components are automatically adjusted to achieve high stability, and to optimize the jitter-transfer characteristics of each PLL.

The device supports non-volatile EEPROM programming for easy customization of the device to the application. It is preset to a factory-default configuration (see the Default device Configuration section). It can be reprogrammed to a different application configuration before PCB assembly, or reprogrammed by in-system programming. All device settings are programmable through the SDA/SCL bus, a 2-wire serial interface.

Three programmable control inputs, S0, S1 and S2, can be used to control various aspects of operation including frequency selection, changing the SSC parameters to lower EMI, PLL bypass, power down, and choosing between low level or 3-state for the output-disable function.

The CDCE949 operates in a 1.8 V environment. It operates within a temprateure range of –40°C to 125°C.

ダウンロード

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
10 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCE949-Q1 Programmable 4-PLL VCXO Clock Synthesizer データシート 2010年 2月 3日
技術記事 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
技術記事 Clocking sampled systems to minimize jitter 2014年 7月 31日
アプリケーション・ノート Crystal or Crystal Oscillator Replacement with Silicon Devices 2014年 6月 18日
技術記事 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
アプリケーション・ノート VCXO Application Guideline for CDCE(L)9xx Family (Rev. A) 2012年 4月 23日
アプリケーション・ノート General I2C / EEPROM usage for the CDCE(L)9xx family 2010年 1月 26日
アプリケーション・ノート Troubleshooting I2C 2009年 10月 19日
アプリケーション・ノート Usage of I2C for CDCE(L)949, CDCE(L)937, CDCE(L)925, CDCE(L)913 2009年 9月 23日
アプリケーション・ノート Generating Low Phase-Noise Clocks for Audio Data Converters from Low Frequency 2008年 3月 31日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

設計ツール

CLOCK-TREE-ARCHITECT

Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
TSSOP (PW) 24 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ