JAJSLP4 December   2021 DAC43508 , DAC53508

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Device Comparison Table
  6. 6 Pin Configurations and Functions
  7. 7 Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Recommended Operating Conditions
    4. 7.4  Thermal Information
    5. 7.5  Electrical Characteristics
    6. 7.6  Timing Requirements: SPI
    7. 7.7  Timing Requirements: Logic
    8. 7.8  Timing Diagrams
    9. 7.9  Typical Characteristics: Static Performance
    10. 7.10 Typical Characteristics: Dynamic Performance
    11. 7.11 Typical Characteristics: General
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Digital-to-Analog Converter (DAC) Architecture
        1. 8.3.1.1 DAC Transfer Function
        2. 8.3.1.2 DAC Register Update and LDAC Functionality
        3. 8.3.1.3 CLR Functionality
        4. 8.3.1.4 Output Amplifier
      2. 8.3.2 Reference
      3. 8.3.3 Power-On Reset (POR)
      4. 8.3.4 Software Reset
    4. 8.4 Device Functional Modes
      1. 8.4.1 Power-Down Mode
    5. 8.5 Programming
      1. 8.5.1 Serial Peripheral Interface (SPI)
    6. 8.6 Register Map
      1. 8.6.1 DEVICE_CONFIG Register (address = 01h) [reset = 00FFh]
      2. 8.6.2 STATUS_TRIGGER Register (address = 02h) [reset = 0000h]
      3. 8.6.3 BRDCAST Register (address = 03h) [reset = 0000h]
      4. 8.6.4 DACn_DATA Register (address = 08h to 0Fh) [reset = 0000h]
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Applications
      1. 9.2.1 Programmable LED Biasing
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
        3. 9.2.1.3 Application Curve
      2. 9.2.2 Programmable Window Comparator
        1. 9.2.2.1 Design Requirements
        2. 9.2.2.2 Detailed Design Procedure
        3. 9.2.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 Trademarks
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

10 ビット DAC53508 および 8 ビット DAC43508 (DACx3508) は、低消費電力、8 チャネル、電圧出力の D/A コンバータ (DAC) です。DACx3508 は 1.8V～5.5V の広い電源電圧範囲にわたって単調性を維持するように設計されています。DACx3508 は、外部リファレンスを使用して、1.8V～5.5V のフルスケール出力電圧範囲に対応する一方、消費する静止電流はチャネル当たり 0.1mA です。また、DACx3508 には、チャネルごとにユーザーがプログラム可能なパワーダウン・レジスタも内蔵しています。これらのレジスタにより、DAC 出力バッファは起動時は 10KΩ-AGND パワーダウン状態にされ、これらの出力バッファにパワーアップ・コマンドが発行されるまで、この状態を維持します。

低静止電流、広い電源電圧範囲、8 チャネル、チャネルあたりのパワーダウン・オプションから、DACx3508 は高密度、低消費電力のバッテリ駆動システムに最適です。

これらのデバイスは、3 線式 (書き込み専用) SPI インターフェイス経由で通信します。これらのデバイスは、ロード DAC (LDAC) とクリア CLR 入力も備えています。

デバイス情報
部品番号パッケージ (1)本体サイズ (公称)
DAC53508WQFN (16)3.00mm × 3.00mm
DAC43508
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。

 

GUID-20210406-CA0I-ZCVJ-DL2T-KVWTKKWMBP8S-low.svgブロック図