JAJSFP9C July   2018  – August 2025 DAC61416 , DAC71416 , DAC81416

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 デジタル / アナログ コンバータ (DAC) アーキテクチャ
        1. 6.3.1.1 DAC の伝達関数
        2. 6.3.1.2 DAC レジスタ構造
          1. 6.3.1.2.1 DAC レジスタの同期および非同期更新
          2. 6.3.1.2.2 ブロードキャスト DAC レジスタ
          3. 6.3.1.2.3 DAC 動作のクリア
      2. 6.3.2 内部リファレンス
      3. 6.3.3 デバイス リセット オプション
        1. 6.3.3.1 パワーオン リセット (POR)
        2. 6.3.3.2 ハードウェア リセット
        3. 6.3.3.3 ソフトウェア リセット
      4. 6.3.4 過熱保護
        1. 6.3.4.1 アナログ温度センサ：TEMPOUT ピン
        2. 6.3.4.2 サーマル シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 トグル モード
      2. 6.4.2 差動モード
      3. 6.4.3 パワーダウン モード
    5. 6.5 プログラミング
      1. 6.5.1 スタンドアロン動作
        1. 6.5.1.1 ストリーミング モード動作
      2. 6.5.2 デイジー チェーン動作
      3. 6.5.3 フレームエラー チェック
  8. 7 レジスタ マップ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RHA|40
サーマルパッド・メカニカル・データ
発注情報

6.4.2 差動モード

デバイス内の各 DAC ペアは、それぞれ独立して差動出力ペアとして動作するように設定できます。DACx-yペアの差動出力は、DACxチャネルに書き込むことで更新されます。正しく動作させるためには、差動モードを有効にする前に、2 つの DAC ペアを同じ出力範囲に設定します。図 6-2と図 6-3に、それぞれ ±20V および 40V 動作に構成された DAC 差動ペアの理想的な差動出力電圧 (VDIFF) と同相電圧 (VCM) を示します。

差動出力として構成した後、DACxトグル レジスタを更新することでトグル動作できるようにDACx-yペアを設定します。セクション 6.4.1を参照します。

2 つの差動信号の間で不均衡があると、同相モード誤差と振幅誤差が発生します。このデバイスにはオフセット レジスタが組み込まれており、ユーザーは DACx-y 差動ペアの DACyチャネルに電圧オフセットを導入して、2 つのチャネル間の DC オフセット誤差を補償できます。オフセット補償により、約 ±0.2% の FSR 調整ウィンドウが得られます。オフセット レジスタを更新した後で、差動 DAC データ レジスタを書き換えます。

DAC61416 DAC71416 DAC81416 差動バイポーラ出力 (16 ビット)：±20V の出力範囲図 6-2 差動バイポーラ出力 (16 ビット)：
±20V の出力範囲
DAC61416 DAC71416 DAC81416 差動ユニポーラ出力 (16 ビット)：0V ~ 40V の出力範囲図 6-3 差動ユニポーラ出力 (16 ビット)：
0V ~ 40V の出力範囲