JAJSPH8A January   2023  – March 2024 DRV8143-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
    1. 5.1 HW バリアント
      1. 5.1.1 VQFN-HR (14) パッケージ
      2. 5.1.2 HVSSOP (28) パッケージ
    2. 5.2 SPI バリアント
      1. 5.2.1 HVSSOP (28) パッケージ
      2. 5.2.2 VQFN-HR (14) パッケージ
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
      1. 6.5.1  電源 & 初期化
      2. 6.5.2  ロジック I/O
      3. 6.5.3  SPI I/O
      4. 6.5.4  構成ピン - HW バリアントのみ
      5. 6.5.5  パワー FET パラメータ
      6. 6.5.6  ハイサイド還流のスイッチング・パラメータ
      7. 6.5.7  ローサイド還流のスイッチング・パラメータ
      8. 6.5.8  IPROPI および ITRIP レギュレーション
      9. 6.5.9  過電流保護 (OCP)
      10. 6.5.10 過熱保護 (TSD)
      11. 6.5.11 電圧監視
      12. 6.5.12 負荷監視
      13. 6.5.13 フォルトの再試行設定
      14. 6.5.14 過渡熱インピーダンスと電流能力
    6. 6.6 SPI のタイミング要件
    7. 6.7 スイッチング波形
      1. 6.7.1 出力スイッチング遷移
        1. 6.7.1.1 ハイサイド還流
        2. 6.7.1.2 ローサイド還流
      2. 6.7.2 ウェークアップ遷移
        1. 6.7.2.1 HW バリアント
        2. 6.7.2.2 SPI バリアント
      3. 6.7.3 フォルト応答の遷移
        1. 6.7.3.1 再試行設定
        2. 6.7.3.2 ラッチ設定
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
      1. 7.2.1 HW バリアント
      2. 7.2.2 SPI バリアント
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
        1. 7.3.1.1 HW バリアント
        2. 7.3.1.2 SPI バリアント
      2. 7.3.2 ブリッジ制御
        1. 7.3.2.1 レジスタ - ピン制御 - SPI バリアントのみ
      3. 7.3.3 デバイス構成
        1. 7.3.3.1 スルーレート (SR)
        2. 7.3.3.2 IPROPI
        3. 7.3.3.3 ITRIP レギュレーション
        4. 7.3.3.4 DIAG
          1. 7.3.3.4.1 HW バリアント
          2. 7.3.3.4.2 SPI バリアント
      4. 7.3.4 保護および診断機能
        1. 7.3.4.1 過電流保護 (OCP)
        2. 7.3.4.2 過熱保護 (TSD)
        3. 7.3.4.3 オフ状態診断 (OLP)
        4. 7.3.4.4 オン状態診断 (OLA) - SPI バリアントのみ
        5. 7.3.4.5 VM 過電圧監視
        6. 7.3.4.6 VM 低電圧監視
        7. 7.3.4.7 チャージ・ポンプ低電圧モニタ
        8. 7.3.4.8 パワー・オン・リセット (POR)
        9. 7.3.4.9 イベントの優先順位
    4. 7.4 プログラミング - SPI バリアントのみ
      1. 7.4.1 SPI インターフェイス
      2. 7.4.2 標準フレーム
      3. 7.4.3 複数ペリフェラルに対するSPI インターフェイス
        1. 7.4.3.1 複数のペリフェラルに対するデイジー・チェーン・フレーム
  9. 8 レジスタ・マップ - SPI バリアントのみ
    1. 8.1 ユーザー レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 負荷の概要
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 HW バリアント
      2. 9.2.2 SPI バリアント
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 バルク容量の決定
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 コミュニティ・リソース
    4. 10.4 商標
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 デバイスの比較

に DRV814x-Q1ファミリに属するデバイスの RON およびパッケージの違いをまとめています。

表 4-1 デバイスの比較
部品番号(1)(LS + HS) RONIOUT 最大値パッケージ本体サイズ (公称)バリアント
DRV8143-Q142mΩ20AVQFN-HR (14)3mm × 4.5mmHW (H)、SPI (S)
DRV8143-Q149mΩ20AHVSSOP (28)3mm × 7.3mmHW (H)、SPI (P)
DRV8144-Q123.6mΩ30AVQFN-HR (16)3mm × 6mmHW (H)、SPI (S)
DRV8145-Q116mΩ46AVQFN-HR (16)3.5mm × 5.5mmHW (H)、SPI (S)
DRV8145-Q119mΩ46AHTSSOP (28)4.4mm × 9.7mmSPI (P)
(1) これは DRV8143-Q1 の製品データシートです。他の情報については、他のデバイス バリアントのデータシートを参照してください。

に DRV814x-Q1 ファミリの SPI および HW インターフェイス バリアントの機能の違いをまとめています。一般に、SPI バリアントでは、より多くの構成変更、ブリッジ制御オプション、診断フィードバック、冗長ドライバ シャットオフ、ピン FMEA の改良や追加機能が提供されています。

さらに、SPI バリアントには、SPI (P) バリアントと SPI (S) バリアントの 2 つのオプションがあります。SPI (P) バリアントでは、デバイスのロジック電源は、外部の低電圧 5V 電源から VDD ピン経由で供給するようになっています。SPI (S) バリアントでは、この電源は内部的に VM ピンから生成されます。SPI (P) バリアントは、この外部ロジック電源によって、VM 低電圧過渡時にデバイスのブラウン アウト (デバイスのリセット) を回避します。

注: DRV8144-Q1 は SPI (P) バリアントでは使用できません。
表 4-2 SPI バリアントと HW バリアントの比較
機能HW (H) バリアントSPI (S) バリアントSPI (P) バリアント
ブリッジ制御ピンのみ個別のピンと、ピンの状態を示すレジスタ ビットの両方またはいずれか一方 (「レジスタ - ピン制御」を参照)
スリープ機能nSLEEP ピンを通じて利用可能該当なし
デバイスへの外部ロジック電源非対応非対応VDD ピンにより対応
フォルト コマンドのクリアnSLEEP ピンでのリセット パルスSPI の CLR_FAULT コマンド
スルーレート6 レベル8 レベル
過電流保護 (OCP)最大の設定に固定スレッショルドには 3 つの選択肢、フィルタ時間には 4 つの選択肢
ITRIP レギュレーション5 レベル、ディセーブル &‌ 固定 TOFF 時間あり7 レベル、ディセーブル & 表示あり、プログラム可能な TOFF 時間あり
各フォルト応答を再試行またはラッチのいずれかに設定非対応、すべてラッチまたはすべて再試行対応
詳細なフォルト ログとデバイス ステータス フィードバック非対応、nFAULT ピンの監視が必要対応、nFAULT ピン監視も可能
VM 過電圧固定スレッショルドに 4 つの選択肢
オン状態 (アクティブ) 診断非対応ハイサイド負荷に対応
スペクトラム拡散クロック (SSC)非対応対応
表 4-3 ファミリ内のデバイス間の区別
デバイスパッケージの記号表記DEVICE_ID レジスタ
DRV8143H-Q18143H該当なし
DRV8144H-Q18144H該当なし
DRV8145H-Q18145H該当なし
DRV8143S-Q18143S0 x BA
DRV8144S-Q18144S0 x CA
DRV8145S-Q18145S0 x DA
DRV8143P-Q18143P0 x BE
DRV8145P-Q18145P0 x DE