JAJSKW8A April 2020 – June 2021
PRODUCTION DATA
DRV8256E は、PH/EN インターフェイスを使用して制御されます。表 7-2 に、フル H ブリッジの状態を示します。この表では、DRV8256E に組み込まれている電流制御機能は考慮されていないことに注意します。正の電流は、OUT1 から OUT2 の方向に定義されています。
nSLEEP | EN | PH | OUT1 | OUT2 | 説明 |
---|---|---|---|---|---|
0 | X | X | ハイ・インピーダンス | ハイ・インピーダンス | スリープ・モード、H ブリッジはディセーブル (ハイ・インピーダンス) |
1 | 0 | X | ハイ・インピーダンス | ハイ・インピーダンス | H ブリッジはディセーブル (ハイ・インピーダンス) |
1 | 1 | 0 | L | H | 逆方向 (OUT2 から OUT1 への電流) |
1 | 1 | 1 | H | L | 順方向 (OUT1 から OUT2 への電流) |
DRV8256P は、PWM インターフェイスを使用して制御されます。表 7-3 に、フル H ブリッジの状態を示します。この表では、DRV8256P に組み込まれている電流制御機能は考慮されていないことに注意します。正の電流は、OUT1 から OUT2 の方向に定義されています。
nSLEEP | IN1 | IN2 | OUT1 | OUT2 | 説明 |
---|---|---|---|---|---|
0 | X | X | ハイ・インピーダンス | ハイ・インピーダンス | スリープ・モード、H ブリッジはディセーブル (ハイ・インピーダンス) |
1 | 0 | 0 | L | L | ブレーキ、ローサイド・スロー・ディケイ |
1 | 0 | 1 | L | H | 逆方向 (OUT2 から OUT1 への電流) |
1 | 1 | 0 | H | L | 順方向 (OUT1 から OUT2 への電流) |
1 | 1 | 1 | H | H | ブレーキ、ハイサイド・スロー・ディケイ |