JAJSPW4D February   2011  – March 2021 DRV8801-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Power Supervisor
      2. 7.3.2 Bridge Control
        1. 7.3.2.1 MODE 1
        2. 7.3.2.2 MODE 2
      3. 7.3.3 Fast Decay with Synchronous Rectification
      4. 7.3.4 Slow Decay with Synchronous Rectification (Brake Mode)
      5. 7.3.5 Charge Pump
      6. 7.3.6 SENSE
      7. 7.3.7 VPROPI
        1. 7.3.7.1 Connecting VPROPI Output to ADC
      8. 7.3.8 Protection Circuits
        1. 7.3.8.1 VBB Undervoltage Lockout (UVLO)
        2. 7.3.8.2 Overcurrent Protection (OCP)
        3. 7.3.8.3 Overtemperature Warning (OTW)
        4. 7.3.8.4 Overtemperature Shutdown (OTS)
      9. 7.3.9 Thermal Shutdown (TSD)
    4. 7.4 Device Functional Modes
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Motor Voltage
        2. 8.2.2.2 Power Dissipation
        3. 8.2.2.3 Thermal Considerations
          1. 8.2.2.3.1 Junction-to-Ambiant Thermal Impedance (ƟJA)
        4. 8.2.2.4 Motor Current Trip Point
        5. 8.2.2.5 Sense Resistor Selection
        6. 8.2.2.6 Drive Current
      3. 8.2.3 Pulse-Width Modulating
        1. 8.2.3.1 Pulse-Width Modulating ENABLE
        2. 8.2.3.2 Pulse-Width Modulating PHASE
      4. 8.2.4 Application Curves
    3. 8.3 Parallel Configuration
      1. 8.3.1 Parallel Connections
      2. 8.3.2 Non – Parallel Connections
      3. 8.3.3 Wiring nFAULT as Wired OR
      4. 8.3.4 Electrical Considerations
        1. 8.3.4.1 Device Spacing
        2. 8.3.4.2 Recirculation Current Handling
        3. 8.3.4.3 Sense Resistor Selection
        4. 8.3.4.4 Maximum System Current
  9. 9 Power Supply Recommendations
    1. 9.1 Bulk Capacitance
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  12. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

DRV8801-Q1 は、フル H ブリッジ・ドライバを備えた多用途パワー・ドライバ・ソリューションです。本デバイスは、ブラシ付き DC モータ、ステッパ・モータの 1 つの巻線、ソレノイドなどのその他のデバイスを駆動できます。単純な PHASE/ENABLE インターフェイスにより、簡単に制御回路と接続できます。

出力段は、ハーフ H ブリッジとして構成された N チャネル・パワー MOSFET を使用しています。DRV8801-Q1 は最大 ±2.8A のピーク出力電流と最大 38V の動作電圧に対応しています。必要なゲート駆動電圧は、内蔵チャージ・ポンプによって生成されます。

低消費電力スリープ・モードが用意されており、内部回路をシャットダウンして静止消費電流を非常に小さく抑えられます。このスリープ・モードは、専用の nSLEEP ピンを使用して設定できます。

低電圧誤動作防止、過電流保護、電源短絡保護、グランド短絡保護、過熱警告、過熱シャットダウンなどの保護機能が内蔵されています。過電流 (グランドとの短絡、電源との短絡を含む) および過熱フォルト状態は nFAULT ピンによって示されます。

DRV8801-Q1 は露出サーマル・パッド付きの 16 ピン QFN パッケージに封止されており、放熱特性が優れています。

製品情報
部品番号 (1) パッケージ 本体サイズ (公称)
DRV8801-Q1 QFN (16) 4.00mm × 4.00mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-EA5E76B7-D2F9-475F-86F0-741D2252E581-low.gif概略回路図