JAJSXQ0A December   2025  – June 2026 IWRL6432WMOD

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 端子構成および機能
   1. 4.1 ピン配置図
   2. 4.2 信号の説明
6. 5 仕様
   1. 5.1  絶対最大定格
   2. 5.2  ESD 定格
   3. 5.3  推奨動作条件
   4. 5.4  モジュールの電源管理
   5. 5.5  標準消費電力の値
   6. 5.6  電圧レールごとのピーク電流要件
   7. 5.7  RF 仕様
   8. 5.8  アンテナ位置
      1. 5.8.1 3D 検出機能を備えた 2D アンテナ アレイ
   9. 5.9  アンテナのゲイン プロット
      1. 5.9.1 測定された方位角ループバック プロット
      2. 5.9.2 測定された仰角ループバック プロット
   10. 5.10 熱抵抗特性
   11. 5.11 タイミングおよびスイッチング特性
       1. 5.11.1 電源シーケンスおよびリセット タイミング
       2. 5.11.2 マルチチャネル バッファ付き / 標準シリアル ペリフェラル インターフェイス (McSPI)
          1. 5.11.2.1 SPI のタイミング条件
          2. 5.11.2.2 SPI - ペリフェラル モード
             1. 5.11.2.2.1 SPI のタイミングおよびスイッチング要件 - ペリフェラル モード
             2. 5.11.2.2.2 SPI 出力タイミングのタイミングおよびスイッチング特性 - セカンダリ モード
          3. 5.11.2.3 SPI プロトコル
             1. 5.11.2.3.1 SPI 経由のホスト通信用データ フォーマット
             2. 5.11.2.3.2 代表的なシーケンス図
       3. 5.11.3 専用入出力
          1. 5.11.3.1 出力タイミングと負荷容量 (CL) のスイッチング特性
       4. 5.11.4 シリアル通信インターフェイス (SCI)
          1. 5.11.4.1 SCI のタイミング要件
7. 6 詳細説明
   1. 6.1 概要
      1. 6.1.1 モジュールの画像
   2. 6.2 機能ブロック図
   3. 6.3 サブシステム
      1. 6.3.1 ホスト インターフェイス
         1. 6.3.1.1 インターフェイス信号の説明
         2. 6.3.1.2 動作モード
      2. 6.3.2 デバイス ファームウェア
8. 7 デバイスの認証
   1. 7.1 FCC 認証および声明
   2. 7.2 ETSI/CE
9. 8 アプリケーション、実装、およびレイアウト
   1. 8.1 使用上の注意
      1. 8.1.1 代表的なアプリケーション
         1. 8.1.1.1 自律モード
         2. 8.1.1.2 2 次デバイス モード
   2. 8.2 テスト結果
10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
    2. 9.2 デバイス マーキング
    3. 9.3 ドキュメントのサポート
    4. 9.4 サポート リソース
    5. 9.5 商標
    6. 9.6 静電放電に関する注意事項
    7. 9.7 用語集
11. 10リフロー情報
12. 11改訂履歴
13. 12メカニカル、パッケージ、および注文情報

IWRL6432WMOD 認証済み 60GHz ミリ波レーダー モジュール、モーションおよび存在検出用

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード