JAJSR62A September   2023  – May 2024 LMG3522R050 , LMG3526R050

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 スイッチング パラメータ
      1. 6.1.1 ターンオン時間
      2. 6.1.2 ターンオフ時間
      3. 6.1.3 ドレインソース間のターンオン・スルーレート
      4. 6.1.4 ゼロ電圧検出時間
    2. 6.2 安全operation領域 (SOA)
      1. 6.2.1 反復的SOA
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
      1. 7.2.1 LMG3522R050 機能ブロック図
      2. 7.2.2 LMG3526R050 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  GaN FETのoperation定義
      2. 7.3.2  ディレクティブ駆動GaNアーキテクチャ
      3. 7.3.3  ドレインソース間電圧
      4. 7.3.4  内蔵型昇降圧DC/DCコンバータ
      5. 7.3.5  VDD バイアス電源
      6. 7.3.6  補助 LDO
      7. 7.3.7  フォルト保護
        1. 7.3.7.1 過電流保護および短絡保護
        2. 7.3.7.2 過熱時のシャットダウン保護
        3. 7.3.7.3 UVLO 保護
        4. 7.3.7.4 ハイ・インピーダンスのRDRVピン保護
        5. 7.3.7.5 障害通知
      8. 7.3.8  ドライブ-強度調整
      9. 7.3.9  温度検出出力
      10. 7.3.10 最適ダイオード・モード動作
        1. 7.3.10.1 過熱シャットダウンの理想ダイオードモード
      11. 7.3.11 ゼロ電圧検出（ZVD）
    4. 7.4 スタート-アップ・シーケンス
    5. 7.5 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スルーレートの選択
          1. 8.2.2.1.1 ブートストラップハイサイド電源でのスタートアップおよびスルーレート
        2. 8.2.2.2 信号レベル・シフト
        3. 8.2.2.3 昇降圧コンバータの設計
      3. 8.2.3 アプリケーション曲線
    3. 8.3 推奨事項と禁止事項
    4. 8.4 電源に関する推奨事項
      1. 8.4.1 絶縁型電源の使用
      2. 8.4.2 ブートストラップダイオードの使用
        1. 8.4.2.1 ダイオードの選択
        2. 8.4.2.2 ブートストラップ電圧の管理
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
        1. 8.5.1.1 半田接合に対する信頼
        2. 8.5.1.2 電力ループのインダクタンス
        3. 8.5.1.3 信号-グランド接続
        4. 8.5.1.4 バイパス コンデンサ
        5. 8.5.1.5 スイッチ・ノードの静電容量
        6. 8.5.1.6 シグナル インテグリティ
        7. 8.5.1.7 高電圧間隔
        8. 8.5.1.8 基板に関する推奨事項
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 Export Control Notice
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.11 ゼロ電圧検出（ZVD）

ゼロ電圧スイッチング（ZVS）コンバータは、パワーコンバータの効率を改善するために広く使用されています。ただし、LLCや三角波電流モード（TCM）トーテムポールPFCなどのソフトスイッチングトポロジでは、負荷条件、インダクタ、磁気パラメータ、制御手法によってZVSが失われる可能性があり、システム効率に影響を及ぼします。ZVSを確実に実現するには、特定の設計マージンや追加回路が必要で、それによりコンバータの性能が低下し、部品が追加されます。

ソフトスイッチングコンバータのシステム設計を簡素化するため、LMG3526R030部品には、ゼロ電圧検出（ZVD）回路が内蔵されており、電流スイッチングサイクル内でZVSが達成されたかどうかを示すデジタル帰還信号を供給します。この回路を、図 7-7に示します。INピン信号がHighになると、ロジック回路はデバイスのVDSが0Vを下回ったかどうかをチェックし、このスイッチングサイクルでデバイスがゼロ電圧スイッチングに成功したかどうかを判定します。ZVSが識別されると、図 6-3に示すように、TDL_ZVDの遅延時間後にTWD_ZVD幅のパルス出力がZVDピンから送信されます。本デバイスがゼロ電圧スイッチングを検出できるようにするには、一定の第3象限導通時間が必要であり、T3rd_ZVDはゲートドライバ強度の関数です（図 5-12を参照）。

LMG3522R050 LMG3526R050 ゼロ電圧検出回路のブロック図図 7-7 ゼロ電圧検出回路のブロック図

連続導通モード降圧コンバータに対応するZVD出力のタイミングを図 7-8に示しますが、目的は、ハードスイッチングとソフトスイッチングの両方においてZVD機能がどのように動作するかを示すことです。スイッチ・ノードから流れ出る負荷電流は、正と定義されます。CCM降圧動作では、ハイサイドのハードスイッチングデバイスが動作し、ローサイドのデバイスは適切なデッドタイムの設定によりゼロ電圧スイッチングを実現できます。ローサイドGaN INピンが上昇する最初のスイッチング・サイクルでは、スイッチ・ノード電圧VDSは0を下回り、T1の期間にわたって第3象限導通を維持します。この第3象限導通時間T1は、電気的特性表に規定されている検出時間T3rd_ZVDより大きいため、ゼロ電圧スイッチングが識別され、ZVDピンはそれを示すパルス信号を出力し、ZVDパルスのパルス幅も電気的特性表にTWDとして定義されます。2番目のスイッチングサイクルでは、本デバイスがより早くオンになり、第3象限導通時間T2はT3rd_ZVDより小さくなります。この場合、デバイスがZVSを達成しているにもかかわらず、ZVD信号はLowのままです。3番目のスイッチングサイクルでは、INピン信号がより早く進み、デバイスは部分的にハードスイッチングを行います。したがって、この場合はZVD出力はLowのままです。このCCM降圧動作では、常にハードスイッチングが行われているため、ハイサイドZVD出力がLowに維持されることに注意します。

LMG3522R050 LMG3526R050 CCM降圧コンバータでのZVD機能図 7-8 CCM降圧コンバータでのZVD機能

ZVD機能は、ソフトスイッチングトポロジでの制御を容易にし、それを示すために、TCMトーテムポールPFCのZVD波形を図 7-9に示します。この図では、VIN > 0.5VOUTで正のサイクルを考慮し、スイッチ・ノードに流れ込む負荷電流を正と定義します。最初のスイッチングサイクルでは、負荷電流によって十分な負電流が形成され、ローサイドデバイスはT3rd_DETを超える明確な第3象限導通時間でZVSを実現します。そのため、ZVDはパルス信号を出力し、ZVS情報を返します。次の2つのスイッチングサイクルでは、ZVDパルスが欠けています。これは、第3象限の導通時間が2番目のサイクルで短くなり、デバイスが実際に3番目のサイクルでZVSを失うためです。

LMG3522R050 LMG3526R050 TCM TP PFCコンバータでのZVD機能図 7-9 TCM TP PFCコンバータでのZVD機能