JAJSJ00Y august 1999 – august 2023 LMV321 , LMV324 , LMV358
PRODUCTION DATA
- 1
- 1 特長
- 2 アプリケーション
- 3 説明
- 4 改訂履歴
- 5 ピン構成および機能
- 6 仕様
- 7 詳細説明
- 8 アプリケーションと実装
- 9 デバイスおよびドキュメントのサポート
- 10メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ（パッケージ｜ピン）
- D|8
- DGK|8
- PW|8
サーマルパッド・メカニカル・データ
発注情報
8.1.2 詳細な設計手順
図 8-1 の回路は、シングルエンド入力信号 VIN を受け取り、2 つのアンプと基準電圧 VREF を使用して、2 つの出力信号 VOUT+ および VOUT– を生成します。VOUT+ は最初のアンプの出力で、入力信号 VIN のバッファ付きバージョンです (式 1 を参照)。VOUT– は 2 番目のアンプの出力で、VREF を使用して VIN にオフセット電圧を追加し、帰還を使用して反転ゲインを追加します。VOUT– の伝達関数は 式 2 です。
式 1. VOUT+ = VIN
式 2. 
差動出力信号 VDIFF は、2 つのシングルエンド出力信号 VOUT+ と VOUT– の差です。式 3 に、VDIFF の伝達関数を示します。R1 = R2 および R3 = R4 という条件を適用することで、伝達関数は 式 6 に単純化されます。この構成を使用すると、最大入力信号は基準電圧と等しくなり、各アンプの最大出力は VREF と等しくなります。差動出力範囲は 2×VREF です。さらに、同相電圧は VREF の半分になります (式 7 を参照)。
式 3. 
式 4. VOUT+ = VIN
式 5. VOUT– = VREF – VIN
式 6. VDIFF = 2×VIN – VREF
式 7. 