1.4 機能ブロック図
機能ブロック図を、Figure 1-1に示します。
- このデバイスには、DVCCおよびDVSSからなる1つの主電源ペアがあり、デジタルとアナログの両方のモジュールへ電力を供給します。バイパスおよびデカップリング・コンデンサとしては、それぞれ4.7µF~10µFおよび0.1µF、精度±5%が推奨されます。
- P1およびP2にはピン割り込み機能があり、MCUをLPM3.5からウェイクアップできます。
- 各Timer_A3には3つのCCレジスタがありますが、外部的に接続されているのはCCR1およびCCR2のみです。CCR0レジスタは、内部的な期間のタイミングと割り込みの生成にのみ使用できます。
- LPM3.5モードでは、他のペリフェラルがオフの間もRTCカウンタは機能できます。
- TSSOP-56およびTSSOP-48パッケージでは、すべてのI/Oが接合されているわけではありません(Table 4-1を参照)。すべてのI/Oは、静電容量式タッチI/Oとして構成可能です。