JAJSQJ5A february   2023  – june 2023 MSPM0G3105 , MSPM0G3106 , MSPM0G3107

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 製品比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR および BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ・メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
      3. 7.9.3 システム・フェーズ・ロック・ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ・マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 GPAMP
      1. 7.15.1 電気的特性
      2. 7.15.2 スイッチング特性
    16. 7.16 I2C
      1. 7.16.1 I2C のタイミング図
      2. 7.16.2 I2C 特性
      3. 7.16.3 I2C フィルタ
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI のタイミング図
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 TRNG
      1. 7.20.1 TRNG 電気的特性
      2. 7.20.2 TRNG スイッチング特性
    21. 7.21 エミュレーションおよびデバッグ
      1. 7.21.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G310x)
    3. 8.3  パワー・マネージメント・ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 GPAMP
    16. 8.16 TRNG
    17. 8.17 AES
    18. 8.18 CRC
    19. 8.19 UART
    20. 8.20 I2C
    21. 8.21 SPI
    22. 8.22 CAN-FD
    23. 8.23 WWDT
    24. 8.24 RTC
    25. 8.25 タイマ (TIMx)
    26. 8.26 デバイスのアナログ接続
    27. 8.27 入力 / 出力の回路図
    28. 8.28 シリアル・ワイヤ・デバッグ・インターフェイス
    29. 8.29 ブート・ストラップ・ローダ (BSL)
    30. 8.30 デバイス・ファクトリ定数
    31. 8.31 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11メカニカル、パッケージ、および注文情報
  13. 12改訂履歴

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.12.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25℃で測定されており、すべての精度パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。
パラメータ テスト条件 最小値 代表値 最大値 単位
Vin(ADC) アナログ入力電圧範囲(1) すべての ADC アナログ入力ピンに適用されます 0 VDD V
VR+ 正の ADC リファレンス電圧 VDD から供給される VR+ VDD V
外部リファレンス電圧ピン (VREF+) から供給される VR+ 1.4 VDD V
内部リファレンス電圧 (VREF) から供給される VR+ VREF V
VR- 負の ADC リファレンス電圧 0 V
FS ADC サンプリング周波数  RES = 0x0 (12 ビット・モード) 4.0 Msps
RES = 0x1 (10 ビット・モード) 4.36
RES = 0x2 (8 ビット・モード) 5.33
I(ADC) VDD 端子に流れ込む
動作電源電流 		 FS = 4MSPS、VR+ = VDD 1456 μA
CS/H ADC サンプル・ホールド容量 3.3 pF
Rin ADC 入力抵抗 0.5 kΩ
ENOB 有効ビット数 外部リファレンス電圧 (2) 11.1 ビット
外部リファレンス電圧 (4)、ハードウェア平均化イネーブル、16 サンプル、2 ビット・シフト 12.4
内部リファレンス電圧、VR+ = VREF = 2.5V  10.16
SNR 信号対雑音比 外部リファレンス電圧 (2) 69 dB
外部リファレンス電圧 (4)、ハードウェア平均化イネーブル、16 サンプル、2 ビット・シフト 79
内部リファレンス電圧、VR+ = VREF = 2.5V  63.1
PSRRDC 電源除去比、DC 外部リファレンス電圧 (2)、VDD = VDD(min)～VDD(max) 62 dB
VDD = VDD(min)～VDD(max)
内部リファレンス電圧、VR+ = VREF = 2.5V 		 64.2
PSRRAC 電源除去比、AC 外部リファレンス電圧 (2)、ΔVDD = 0.1V (1kHz 時) 60 dB
ΔVDD = 0.1V (1kHz 時)
内部リファレンス電圧、VR+ = VREF = 2.5V 		 55.5
Twakeup ADC ウェークアップ時間 内部リファレンス電圧はオンであると仮定 1.22 µs
VSupplyMon 電源モニタ分圧器 (VDD/3) の精度 ADC の入力チャネル：電源モニタ(3) -1.5 1.5 %
ISupplyMon 電源モニタ分圧器の消費電流 ADC の入力チャネル：電源モニタ 9.7 μA
(1) 有効な変換結果を得るには、選択された ADC リファレンス電圧の範囲内 (VR+～VR-) にアナログ入力電圧範囲が含まれている必要があります。
(2) 外部リファレンス電圧のすべての仕様は、VR+ = VREF+ = VDD = 3.3V かつ VR- = VREF- = VSS = 0V の条件で測定されたものです。
(3) アナログ電源モニタ。チャネル 15 のアナログ入力は切り離されており、分圧器 (VDD/3) と内部的に接続されています。