JAJSN85C april   2022  – may 2023 OPA2675

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. デバイス・ファミリの比較表
  7. ピン構成および機能
  8. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電気的特性:完全バイアスおよびオフライン・モード VS = ±6V
    6. 7.6  電気的特性:75% バイアス・モード VS = ±6V
    7. 7.7  電気的特性:50% バイアス・モード VS = ±6V
    8. 7.8  電気的特性:差動出力 VS = 12V
    9. 7.9  電気的特性:VS = 5V
    10. 7.10 代表的特性:VS = ±6V、完全バイアス
    11. 7.11 代表的特性:VS = ±6V 差動、完全バイアス
    12. 7.12 代表的特性:VS = ±6V、75% バイアス
    13. 7.13 代表的特性:VS = ±6V、50% バイアス
  9. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 取り扱い時の注意事項
        1. 8.3.1.1 帯域幅を最適化するための抵抗値の設定
        2. 8.3.1.2 出力電流と電圧
        3. 8.3.1.3 容量性負荷の駆動
        4. 8.3.1.4 ライン・ドライバのヘッドルーム・モデル
        5. 8.3.1.5 ノイズ性能
    4. 8.4 デバイスの機能モード
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 高速アクティブ・フィルタ
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 熱解析
      2. 9.3.2 入力および ESD 保護
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

ライン・ドライバのヘッドルーム・モデル

ドライバ設計の第 1 段階は、目標仕様からピーク・ツー・ピーク出力電圧を計算することです。この計算には、次の式を使用します。

式 2. GUID-1AEA3BC9-D32A-45B3-8018-D8C4B49BB950-low.gif

ここで、PL は負荷の電力、VRMS は負荷の電圧、RL は負荷インピーダンスであり、この式は次のように計算されます。

式 3. GUID-1D4E1963-0D41-4475-A8E3-C5E45524890C-low.gif
式 4. GUID-791E2B71-E3F8-424D-9D6E-167122B79AD7-low.gif

ここで、VP は負荷でのピーク電圧、CF は波高率です。

式 5. GUID-80C50F35-9DFC-49CB-9B1A-3DED7C28B6BE-low.gif

ここで、VLPP は負荷でのピーク・ツー・ピーク電圧です。

式 2式 5 を整理すると、波高率、負荷インピーダンス、負荷の電力の関数として、負荷において必要なピーク・ツー・ピーク電圧を表現できます。つまり、

式 6. GUID-72E45F71-7147-4358-8F7E-7A21F3EA0CD6-low.gif

この VLPP は通常、ライン・インピーダンスの公称値を求めるために計算され、固定の設計目標とすることができます。

ドライバ設計の次の段階は、ライン上の VPP とトランスの巻線比の関数としての個々のアンプの出力電圧および電流を計算することです。巻線比が変化すると、許容される最小電源電圧も変化します。アンプのピーク電流は次の式で与えられます。

式 7. GUID-951DE5E0-9AD3-4D56-9E96-08E6D1285DBE-low.gif

ここで、VLPP式 6 で定義され、RM式 8 で定義されます。

式 8. GUID-559948FF-94AF-45ED-92CD-316F8D37C0D3-low.gif

図 8-9 において、総合的な負荷が 4RM であり、VLPP を使って計算したピーク・ツー・ピークの半分がピーク電流であることに注意することで、ピーク電流は計算されます。

GUID-6830FFD1-2F1C-4B4F-A159-C65D39D48BB2-low.gif図 8-9 ドライバのピーク出力モデル

必要な出力電圧および電流と設定された巻線比との関係を使うと、出力段のヘッドルーム・モデルによって、必要な電源電圧と巻線比との関係を求めることができます。

このヘッドルーム・モデル (図 8-10 を参照) は、以下の式で記述できます。

まず、各アンプで利用可能な出力電圧は次の式で表されます。

式 9. GUID-8EA93893-A9DA-4955-9D5B-BC8E71BC8E2F-low.gif

また、必要な単一電源電圧は次の式で表されます。

式 10. GUID-525C1FF8-75F3-48B8-AADE-0857A5EE1530-low.gif

一連の電力および負荷要件に対する最小電源電圧は式 10 で与えられます。ここで、V1、V2、R1、R2OPA2675 の内部に存在します。

表 8-1 に、OPA2675 を +12V で動作させるための V1、V2、R1、R2 を示します。

GUID-A0F174EC-14F4-406F-9F5E-E9E4DE4D4F2C-low.gif図 8-10 ライン・ドライバのヘッドルーム・モデル
表 8-1 ライン・ドライバのヘッドルーム・モデルの値
V1 R1 V2 R2
0.9V 2Ω 0.9V 2Ω