JAJSF85B April   2018  – May 2025 OPA858

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 入力および ESD 保護
      2. 8.3.2 フィードバック ピン
      3. 8.3.3 広いゲイン帯域幅積
      4. 8.3.4 スルーレートと出力段
      5. 8.3.5 電流ノイズ
    4. 8.4 デバイスの機能モード
      1. 8.4.1 分割電源と単一電源動作
      2. 8.4.2 パワーダウン モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 OPA858 をトランスインピーダンス アンプとして使用
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 光学フロント エンド システム内の TIA を使用したものです
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 開発サポート
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • Y|0
  • DSG|8
サーマルパッド・メカニカル・データ
発注情報

9.4.2 レイアウト例

OPA858 レイアウトに関する推奨事項図 9-9 レイアウトに関する推奨事項

OPA858 をトランスインピーダンスアンプとして構成するときは、アバランシェフォトダイオード (APD) とアンプの間のインダクタンスを最小限に抑えるよう注意してください。フォトダイオードは、PCB 上でアンプと同じ面に必ず配置してください。アンプと APD を PCB の反対側に配置すると、ビアのインダクタンスによる寄生効果が増加します。APD パッケージは非常に大きくなる可能性があるため、APD を理想的なものよりも離れた場所に配置する必要があることがよくあります。図 9-10 に、2 つのデバイス間に距離を追加すると、APD とオペアンプの帰還回路の間のインダクタンスが増加することを示します。このインダクタンスにより APD 容量がノイズ ゲイン伝達関数から分離されるため、不完全補償型アンプの安定性に悪影響を及ぼします。ノイズ ゲインは 式 4 で求められます。帰還回路間に追加された PCB 配線インダクタンスにより 式 4 の分母が増加するため、ノイズ ゲインと位相マージンが低減されます。TO-CAN パッケージのリード付き APD を使用する場合、TO-CAN パッケージのリードをできるだけ短くして、インダクタンスをさらに最小限に抑えます。

式 4. N o i s e   G a i n = ( 1 +   Z F Z I N )

ここで、

  • ZF は帰還ネットワークの合計インピーダンスです。
  • ZIN は入力ネットワークの合計インピーダンスです。

図 9-10 に示すレイアウトは、図 9-11 のガイドラインの一部に従うことで改善されます。従うべき主な 2 つのルールは次のとおりです。

  1. アンプの反転入力にできるだけ近い場所に、絶縁抵抗 RISO を追加します。RISO の値は 10Ω ～ 20Ω の範囲で選択します。この抵抗は、配線のインダクタンスとアンプの内部容量に起因する潜在的な共振を減衰させます。
  2. 帰還素子 (RF と CF) と RISO 間のループを、APD ピンにできるだけ近づけて配置します。この閉鎖により、よりバランスのとれたレイアウトが実現し、APD とフィードバック回路の間の誘導性絶縁が低減されます。

OPA858 非理想的 TIA レイアウト図 9-10 非理想的 TIA レイアウト
OPA858 TIA レイアウトの改善図 9-11 TIA レイアウトの改善