JAJSQW1N october   1995  – august 2023 SN54AHCT373 , SN74AHCT373

PRODMIX  

  1.   1
  2. 1特長
  3. 2概要
  4. 3Revision History
  5. 4Pin Configuration and Functions
  6. 5Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Timing Requirements, VCC = 5 V ± 0.5 V
    7. 5.7 Switching Characteristics, VCC = 5 V ± 0.5 V
    8. 5.8 Noise Characteristics
    9. 5.9 Operating Characteristics
  7. 6Parameter Measurement Information
  8. 7Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  9. 8Device and Documentation Support
    1. 8.1 Documentation Support (Analog)
      1. 8.1.1 Related Documentation
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • W|20
  • J|20
  • FK|20
サーマルパッド・メカニカル・データ
発注情報

概要

’AHCT373 デバイスはオクタル・トランスペアレント D タイプ・ラッチです。ラッチ・イネーブル (LE) 入力が HIGH の場合、Q 出力はデータ (D) 入力に従います。LE を LOW にすると、D 入力のロジック・レベルで Q 出力がラッチされます。

製品情報
部品番号 パッケージ1 本体サイズ2
SN54AHCT373 J (CDIP、20) 24.2mm × 6.92mm
W (CFP、20) 13.09mm × 6.92mm
FK (LCCC、20) 8.89mm × 8.89mm
SN74AHCT373 DB (SSOP、20) 7.20mm × 5.30mm
DW (SOIC、20) 12.80mm × 7.50mm
NS (SOP、20) 12.6mm × 5.3mm
N (PDIP、20) 25.40mm × 6.35mm
PW (TSSOP、20) 6.50mm × 4.40mm
GUID-3C867343-A070-439A-955B-A0ECF89BC256-low.gif論理図 (正論理)