JAJSW43 January   2025 SN54SC8T574-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 タイミング特性
    8. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能説明
      1. 7.2.1 平衡化された CMOS 3 ステート出力
      2. 7.2.2 SCxT 拡張入力電圧
        1. 7.2.2.1 昇圧変換
        2. 7.2.2.2 降圧変換
      3. 7.2.3 クランプ ダイオード構造
    3. 7.3 機能ブロック図
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

SN54SC8T574-SEP PW パッケージ (上面図)図 4-1 PW パッケージ (上面図)
表 4-1 ピンの機能
ピン タイプ 概要
番号 名称
1 OE I 全チャネルのクリア、アクティブ Low
2 1D I チャネル 1、D 入力
3 2D I チャネル 2、D 入力
4 3D I チャネル 3、D 入力
5 4D I チャネル 4、D 入力
6 5D I チャネル 5、D 入力
7 6D I チャネル 6、D 入力
8 7D I チャネル 7、D 入力
9 8D I チャネル 8、D 入力
10 GND — グランド
11 CLK I クロック ピン
12 8Q O チャネル 8、Q 出力
13 7Q O チャネル 7、Q 出力
14 6Q O チャネル 6、Q 出力
15 5Q O チャネル 5、Q 出力
16 4Q O チャネル 4、Q 出力
17 3Q O チャネル 3、Q 出力
18 2Q O チャネル 2、Q 出力
19 1Q O チャネル 1、Q 出力
20 VCC — パワー ピン