JAJSS20A
November 2023 – March 2024
SN74AC573-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
タイミング特性
5.7
スイッチング特性
6
詳細説明
6.1
概要
6.2
機能ブロック図
6.3
機能説明
6.3.1
平衡化された CMOS 3 ステート出力
6.3.2
ラッチ ロジック
6.3.3
標準 CMOS 入力
6.3.4
クランプ ダイオード構造
6.4
デバイスの機能モード
7
アプリケーションと実装
7.1
アプリケーション情報
7.2
代表的なアプリケーション
7.3
設計要件
7.3.1
電源に関する考慮事項
7.3.2
入力に関する考慮事項
7.3.3
出力に関する考慮事項
7.4
詳細な設計手順
7.5
アプリケーション曲線
7.6
電源に関する推奨事項
7.7
レイアウト
7.7.1
レイアウトのガイドライン
7.7.2
レイアウト例
8
デバイスおよびドキュメントのサポート
8.1
ドキュメントのサポート
8.1.1
関連資料
8.2
ドキュメントの更新通知を受け取る方法
8.3
サポート・リソース
8.4
商標
8.5
静電気放電に関する注意事項
8.6
用語集
9
改訂履歴
10
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
RKS|20
PW|20
サーマルパッド・メカニカル・データ
RKS|20
QFND670A
発注情報
jajss20a_oa
jajss20a_pm
7.7
レイアウト