JAJSOP3G September   2000  – March 2023 SN74LV10A

PRODMIX  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 説明
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  Switching Characteristics, VCC = 2.5 V ± 0.2 V
    7. 6.7  Switching Characteristics, VCC = 3.3 V ± 0.3 V
    8. 6.8  Switching Characteristics, VCC = 5 V ± 0.5 V
    9. 6.9  Noise Characteristics
    10. 6.10 Operating Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Power Supply Recommendations
    2. 9.2 Layout
      1. 9.2.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • PW|14
  • NS|14
サーマルパッド・メカニカル・データ
発注情報

3 説明

これらのトリプル 3 入力正論理 NAND ゲートは、2V～5.5V VCC 動作に向けて設計されています。SN74LV10A デバイスはブール関数 Y = A • B • C を正論理で実行します。これらのデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディスエーブルにするので、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

パッケージ情報1
部品番号 パッケージ1 本体サイズ (公称)
SN74LV10A D (SOIC、14) 8.65mm × 3.90mm
NS (SO、14) 10.20mm × 5.30mm
PW (TSSOP、14) 5.00mm × 4.40mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-10FA006D-149F-4012-A03B-F3401C3A0CE2-low.gif簡略回路図