JAJSR09
august 2023
SN74LV6T06
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
ピン構成および機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
スイッチング特性
6.7
ノイズ特性
6.8
代表的特性
7
パラメータ測定情報
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
オープン・ドレイン CMOS 出力
8.3.2
LVxT 拡張入力電圧
8.3.3
クランプ・ダイオード構造
8.4
デバイスの機能モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.1.1
電源に関する検討事項
9.2.1.2
入力に関する検討事項
9.2.1.3
出力に関する検討事項
9.2.2
詳細な設計手順
9.2.3
アプリケーション曲線
9.3
電源に関する推奨事項
9.4
レイアウト
9.4.1
レイアウトのガイドライン
9.4.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
ドキュメントのサポート
10.1.1
関連資料
10.2
ドキュメントの更新通知を受け取る方法
10.3
サポート・リソース
10.4
商標
10.5
静電気放電に関する注意事項
10.6
用語集
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|14
MPDS360A
BQA|14
MPQF538A
サーマルパッド・メカニカル・データ
BQA|14
QFND686
発注情報
jajsr09_oa
8.3.3
クランプ・ダイオード構造
図 8-2
は、このデバイスの入力と出力には負のクランプ・ダイオードのみがあることを示しています。
注意:
「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。
入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧の定格を超えることがあります。
図 8-2
各入力と出力に対するクランプ・ダイオードの電気的配置