JAJSNO8 January   2022 TAA5242

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. Revision History
  6. Pin Configuration and Functions
  7. Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements: TDM, I2S or LJ Interface
    7. 6.7 Switching Characteristics: TDM, I2S or LJ Interface
  8. Parameter Measurement Information
  9. Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Hardware Control
      2. 8.3.2 Audio Serial Interfaces
        1. 8.3.2.1 Time Division Multiplexed Audio (TDM) Interface
        2. 8.3.2.2 Inter IC Sound (I2S) Interface
      3. 8.3.3 Analog Input Configurations
      4. 8.3.4 Reference Voltage
    4. 8.4 Device Functional Modes
      1. 8.4.1 Active Mode
  10. Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Application
      2. 9.2.2 Design Requirements
      3. 9.2.3 Detailed Design Procedure
  11. 10Power Supply Recommendations
  12. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

TAA5242 は、2VRMS 差動入力、118dB ADC を備えた高性能ステレオ ADC です。TAA5242 は、差動入力とシングルエンド入力の両方をサポートしています。このデバイスは、マイクロフォンとライン入力の両方の入力を、ADC チャネルで AC および DC 結合オプションによりサポートしています。TAA5242 は、、デジタル音量制御、低ジッタの位相ロック ループ (PLL)、構成可能なハイパス フィルタ (HPF) を内蔵しており、最高 768kHz のサンプル レートに対応できます。TAA5242 は時分割多重化 (TDM)、I2S、または左揃え (LJ) オーディオ フォーマットに対応しており、 ピン制御で制御できます。これらの高性能な機能を搭載し、単一電源で動作するので、TAA5242 はスペースの制約が厳しいオーディオ アプリケーションに最適です。

製品情報
部品番号 パッケージ(1) 本体サイズ (公称)
TAA5242 WQFN (28) 4mm × 4mm、0.5mm ピッチ
利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20231214-SS0I-GP8D-VTQ8-BHHNX8ZDXTNL-low.svg 概略ブロック図