JAJST87A August   2024  – July 2026 TAS2020

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 デバイスの機能モード
      1. 6.3.1 動作モード
        1. 6.3.1.1 ハードウェア シャットダウン
        2. 6.3.1.2 ハードウェア構成モード
        3. 6.3.1.3 ソフトウェア電力モード制御とソフトウェア リセット
        4. 6.3.1.4 効率および省電力モード
          1. 6.3.1.4.1 ノイズ ゲート
          2. 6.3.1.4.2 音楽用効率モード
      2. 6.3.2 フォルトとステータス
        1. 6.3.2.1 割り込み生成およびクリア
    4. 6.4 機能説明
      1. 6.4.1 PurePath™ Console 3 ソフトウェア
      2. 6.4.2 再生信号パス
        1. 6.4.2.1 デジタル ボリューム制御およびアンプ出力レベル
        2. 6.4.2.2 ハイパス フィルタ
        3. 6.4.2.3 Class-D アンプ
        4. 6.4.2.4 ブラウンアウト防止機能付き電源トラッキング リミッタ
          1. 6.4.2.4.1 電圧リミッタおよびクリッピング保護
        5. 6.4.2.5 トーン ジェネレータ
      3. 6.4.3 デジタル オーディオ シリアル インターフェイス
        1. 6.4.3.1 デジタル ループバック
      4. 6.4.4 過熱保護
      5. 6.4.5 クロックおよび PLL
        1. 6.4.5.1 自動クロックに基づくウェークアップおよびクロック エラー
      6. 6.4.6 デジタル IO ピン
    5. 6.5 プログラミング
      1. 6.5.1 I2C 制御インターフェイス
      2. 6.5.2 I2C アドレスの選択
      3. 6.5.3 一般的な I2C の動作
      4. 6.5.4 I2C のシングル バイトおよびマルチ バイト転送
      5. 6.5.5 I2C のシングル バイト書き込み
      6. 6.5.6 I2C のマルチ バイト書き込み
      7. 6.5.7 I2C のシングル バイト読み出し
      8. 6.5.8 I2C のマルチ バイト読み出し
  8. 7 レジスタ マップ
    1. 7.1 ページ 0 レジスタ
    2. 7.2 ページ 1 レジスタ
    3. 7.3 ページ 2 レジスタ
    4. 7.4 ページ 4 レジスタ
    5. 7.5 PAGE 5 レジスタ
    6. 7.6 ページ 6 レジスタ
    7. 7.7 ページ 7 レジスタ
    8. 7.8 PAGE 8 レジスタ
    9. 7.9 BOOK100 PAGE9 レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 モノラル / ステレオの構成
        2. 8.2.2.2 EMI パッシブ デバイス
        3. 8.2.2.3 その他のパッシブ デバイス
      3. 8.2.3 アプリケーション特性の波形
    3. 8.3 推奨事項および禁止事項
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報
ノイズ ゲート

ノイズ ゲート機能がイネーブルになると、デバイスはアクティブ再生モード中の無音期間を自動的に検出し、アイドル チャネルの消費電力を大幅に削減してバッテリ寿命を延ばします。この機能は、長い無音期間を含む信号の再生、例えば音声通話や映画のトラックなどに有用です。

デバイスは、NG_TH_LVL[2:0] レジスタで構成されたプログラム済みノイズ ゲート スレッショルドに対して入力オーディオ信号レベルを監視します。オーディオ信号がスレッショルドを下回ると、内部ヒステリシス タイマがイネーブルになります。信号レベルが NG_HYST_TIMER[1:0] の全期間にわたって構成済みの NG_TH_LVL[2:0] 未満である場合、デバイスはノイズ ゲート モードに入り、アイドル チャネルの消費電力を低減します。ノイズ ゲート動作モードでは、Class-D PWM 出力のような高スイッチング ブロックは OFF にされ、出力は Low にプルダウンされます。Class-D の出力インピーダンスは、CLASSD_HIZ_MODE レジスタを使用してノイズ ゲートモードがアクティブのときに制御できます。ノイズ ゲート モードがアクティブの間、Class-D 出力はスイッチングせず、デバイスはオーディオ出力信号を生成しません。デバイスがノイズ ゲート モードのとき、NG_STATUS ビットは high に設定され、デバイスがノイズ ゲート モードを終了すると、ステータス ビットは low にセットされます。

信号レベルが NG_TH_LVL[1:0] を超えると、デバイスは低 IQ モードでブロックを自動的にウェークアップし、オーディオ入力信号の再生を開始します。ノイズ ゲートからウェークアップでは、ノイズ ゲート モードからアクティブ再生モードへの遷移時間中に入力信号データをバッファリングすることで、信号の忠実度が維持されます。デバイスは、ノイズ ゲートからアクティブ再生への遷移中にオーディオ入力サンプルを失うことはありません。

ノイズ ゲート モードへの遷移およびノイズ ゲート モードからの復帰は、適切なシャットダウンおよびパワー アップ シーケンスに従うことで、クリック音やポップ ノイズが発生しないように設計されています。

表 6-9 ノイズ ゲート スレッショルド
NG_TH_LVL[2:0]構成
000-85dBFs
001-90dBFs
010-95dBFs
011-100dBFs
100 (デフォルト)-105dBFs
101-110dBFs
110-115dBFs
111-120dBFs

表 6-10 ノイズ ゲート ヒステリシス タイマ
NG_HYST_TIMER[1:0]構成
0010ms
01 (デフォルト)50ms
10100ms
111000ms