電源レールはすべて、 TAS2780 スピーカ IV センス機能搭載、デジタル入力、モノラル Class-D オーディオ・アンプ TAS2780 スピーカ IV センスを搭載したデジタル入力、モノラル Class-D オーディオ・アンプ TAS2780 スピーカ IV センスを搭載したデジタル入力、モノラル Class-D オーディオ・アンプ 特長 特長 アプリケーション アプリケーション 概要 概要 目次 目次 改訂履歴 改訂履歴 改訂履歴 改訂履歴 ピン構成および機能 ピン構成および機能 仕様 仕様 絶対最大定格 絶対最大定格 ESD 定格 ESD 定格 推奨動作条件 推奨動作条件 熱に関する情報 熱に関する情報 電気的特性 電気的特性 I2C のタイミング要件 I2C のタイミング要件 TDM ポートのタイミング要件 TDM ポートのタイミング要件 標準的特性 標準的特性 パラメータ測定情報 パラメータ測定情報 詳細説明 詳細説明 概要 概要 機能ブロック図 機能ブロック図 機能説明 機能説明 デバイス・アドレスの選択 デバイス・アドレスの選択 レジスタの構成 レジスタの構成 デバイスの機能モード デバイスの機能モード TDM ポート TDM ポート 再生信号パス 再生信号パス ハイパス・フィルタ ハイパス・フィルタ アンプの反転 アンプの反転 デジタル・ボリューム制御およびアンプ出力レベル デジタル・ボリューム制御およびアンプ出力レベル セーフ・モード セーフ・モード VBAT1S 電源 VBAT1S 電源 低電圧信号伝送 (LVS) 低電圧信号伝送 (LVS) Y ブリッジ Y ブリッジ ノイズ・ゲート ノイズ・ゲート ブラウンアウト防止機能付き電源トラッキング・リミッタ ブラウンアウト防止機能付き電源トラッキング・リミッタ 電源トラッキング・リミッタ (STL) 電源トラッキング・リミッタ (STL) ブラウンアウト防止 (BOP) ブラウンアウト防止 (BOP) 低バッテリ・トラッキング・リミッタ (LBTL) 低バッテリ・トラッキング・リミッタ (LBTL) チップ間のゲイン・アライメント (ICGA) チップ間のゲイン・アライメント (ICGA) チップ間通信 (ICC) ピン チップ間通信 (ICC) ピン Class-D 設定 Class-D 設定 同期 同期 出力スルーレート制御 出力スルーレート制御 SAR ADC SAR ADC 電流と電圧 (IV) の検出 電流と電圧 (IV) の検出 ポスト・フィルタ・フィードバック (PFFB) ポスト・フィルタ・フィードバック (PFFB) 負荷診断 負荷診断 サーマル・フォールドバック サーマル・フォールドバック 過電力保護機能 過電力保護機能 低バッテリ保護 低バッテリ保護 クロックおよび PLL クロックおよび PLL 超音波 超音波 エコー・リファレンス エコー・リファレンス 動作モード 動作モード ハードウェア・シャットダウン ハードウェア・シャットダウン モード制御とソフトウェア・リセット モード制御とソフトウェア・リセット ソフトウェア・シャットダウン ソフトウェア・シャットダウン ミュート・モード ミュート・モード アクティブ・モード アクティブ・モード 診断モード 診断モード ノイズ・ゲート・モード ノイズ・ゲート・モード フォルトとステータス フォルトとステータス TDM 上のフォルトとステータス TDM 上のフォルトとステータス 温度の警告 温度の警告 電源シーケンス要件 電源シーケンス要件 デジタル入力プルダウン デジタル入力プルダウン レジスタ・マップ レジスタ・マップ レジスタ・サマリ表 ページ=0x00 レジスタ・サマリ表 ページ=0x00 レジスタのサマリ表 ページ=0x01 レジスタのサマリ表 ページ=0x01 レジスタ・サマリ表 ページ=0x04 レジスタ・サマリ表 ページ=0x04 レジスタ・サマリ表 ページ=0xFD レジスタ・サマリ表 ページ=0xFD 注と凡例 注と凡例 PAGE (ページ=0x00 アドレス=0x00) [リセット=00h] PAGE (ページ=0x00 アドレス=0x00) [リセット=00h] SW_RESET (ページ=0x00 アドレス=0x01) [リセット=00h] SW_RESET (ページ=0x00 アドレス=0x01) [リセット=00h] MODE_CTRL (ページ=0x00 アドレス=0x02) [リセット=1Ah] MODE_CTRL (ページ=0x00 アドレス=0x02) [リセット=1Ah] CHNL_0 (ページ = 0x00 アドレス = 0x03) [リセット = 28h] CHNL_0 (ページ = 0x00 アドレス = 0x03) [リセット = 28h] DC_BLK0 (ページ = 0x00 アドレス = 0x04) [リセット = 21h] DC_BLK0 (ページ = 0x00 アドレス = 0x04) [リセット = 21h] DC_BLK1 (ページ = 0x00 アドレス = 0x05) [リセット = 41h] DC_BLK1 (ページ = 0x00 アドレス = 0x05) [リセット = 41h] MISC_CFG1 (ページ=0x00 アドレス=0x06) [リセット=00h] MISC_CFG1 (ページ=0x00 アドレス=0x06) [リセット=00h] MISC_CFG2 (ページ=0x00 アドレス=0x07) [リセット=20h] MISC_CFG2 (ページ=0x00 アドレス=0x07) [リセット=20h] TDM_CFG0 (ページ=0x00 アドレス=0x08) [リセット=09h] TDM_CFG0 (ページ=0x00 アドレス=0x08) [リセット=09h] TDM_CFG1 (ページ=0x00 アドレス=0x09) [リセット=02h] TDM_CFG1 (ページ=0x00 アドレス=0x09) [リセット=02h] TDM_CFG2 (ページ=0x00 アドレス=0x0A) [リセット=0Ah] TDM_CFG2 (ページ=0x00 アドレス=0x0A) [リセット=0Ah] LIM_MAX_ATTN (ページ=0x00 アドレス=0x0B) [リセット=80h] LIM_MAX_ATTN (ページ=0x00 アドレス=0x0B) [リセット=80h] TDM_CFG3 (ページ=0x00 アドレス=0x0C) [リセット=10h] TDM_CFG3 (ページ=0x00 アドレス=0x0C) [リセット=10h] TDM_CFG4 (ページ=0x00 アドレス=0x0D) [リセット=13h] TDM_CFG4 (ページ=0x00 アドレス=0x0D) [リセット=13h] TDM_CFG5 (ページ=0x00 アドレス=0x0E) [リセット=42h] TDM_CFG5 (ページ=0x00 アドレス=0x0E) [リセット=42h] TDM_CFG6 (ページ=0x00 アドレス=0x0F) [リセット=40h] TDM_CFG6 (ページ=0x00 アドレス=0x0F) [リセット=40h] TDM_CFG7 (ページ=0x00 アドレス=0x10) [リセット=04h] TDM_CFG7 (ページ=0x00 アドレス=0x10) [リセット=04h] TDM_CFG8 (ページ=0x00 アドレス=0x11) [リセット=05h] TDM_CFG8 (ページ=0x00 アドレス=0x11) [リセット=05h] TDM_CFG9 (ページ=0x00 アドレス=0x12) [リセット=06h] TDM_CFG9 (ページ=0x00 アドレス=0x12) [リセット=06h] TDM_CFG10 (ページ=0x00 アドレス=0x13) [リセット=08h] TDM_CFG10 (ページ=0x00 アドレス=0x13) [リセット=08h] TDM_CFG11 (ページ=0x00 アドレス=0x14) [リセット=0Ah] TDM_CFG11 (ページ=0x00 アドレス=0x14) [リセット=0Ah] ICC_CNFG2 (ページ=0x00 アドレス=0x15) [リセット=00h] ICC_CNFG2 (ページ=0x00 アドレス=0x15) [リセット=00h] TDM_CFG12 (ページ=0x00 アドレス=0x16) [リセット=12h] TDM_CFG12 (ページ=0x00 アドレス=0x16) [リセット=12h] ICLA_CFG0 (ページ=0x00 アドレス=0x17) [リセット=0Ch] ICLA_CFG0 (ページ=0x00 アドレス=0x17) [リセット=0Ch] ICLA_CFG1 (ページ=0x00 アドレス=0x18) [リセット=00h] ICLA_CFG1 (ページ=0x00 アドレス=0x18) [リセット=00h] DG_0 (ページ = 0x00 アドレス = 0x19) [リセット = 0Dh] DG_0 (ページ = 0x00 アドレス = 0x19) [リセット = 0Dh] DVC (ページ=0x00 アドレス=0x1A) [リセット=00h] DVC (ページ=0x00 アドレス=0x1A) [リセット=00h] LIM_CFG0 (ページ=0x00 アドレス=0x1B) [リセット=62h] LIM_CFG0 (ページ=0x00 アドレス=0x1B) [リセット=62h] LIM_CFG1 (ページ=0x00 アドレス=0x1C) [リセット=32h] LIM_CFG1 (ページ=0x00 アドレス=0x1C) [リセット=32h] BOP_CFG0 (ページ = 0x00 アドレス = 0x1D) [リセット = 40h] BOP_CFG0 (ページ = 0x00 アドレス = 0x1D) [リセット = 40h] BOP_CFG1 (ページ = 0x00 アドレス = 0x1E) [リセット = 32h] BOP_CFG1 (ページ = 0x00 アドレス = 0x1E) [リセット = 32h] BOP_CFG2 (ページ = 0x00 アドレス = 0x1F) [リセット = 02h] BOP_CFG2 (ページ = 0x00 アドレス = 0x1F) [リセット = 02h] BOP_CFG3 (ページ = 0x00 アドレス = 0x20) [リセット = 06h] BOP_CFG3 (ページ = 0x00 アドレス = 0x20) [リセット = 06h] BOP_CFG4 (ページ = 0x00 アドレス = 0x21) [リセット = 2Ch] BOP_CFG4 (ページ = 0x00 アドレス = 0x21) [リセット = 2Ch] BOP_CFG5 (ページ = 0x00 アドレス = 0x22) [リセット = 4Ch] BOP_CFG5 (ページ = 0x00 アドレス = 0x22) [リセット = 4Ch] BOP_CFG6 (ページ = 0x00 アドレス = 0x23) [リセット = 20h] BOP_CFG6 (ページ = 0x00 アドレス = 0x23) [リセット = 20h] BOP_CFG7 (ページ = 0x00 アドレス = 0x24) [リセット = 02h] BOP_CFG7 (ページ = 0x00 アドレス = 0x24) [リセット = 02h] BOP_CFG8 (ページ = 0x00 アドレス = 0x25) [リセット = 06h] BOP_CFG8 (ページ = 0x00 アドレス = 0x25) [リセット = 06h] BOP_CFG9 (ページ = 0x00 アドレス = 0x26) [リセット = 32h] BOP_CFG9 (ページ = 0x00 アドレス = 0x26) [リセット = 32h] BOP_CFG10 (ページ = 0x00 アドレス = 0x27) [リセット = 46h] BOP_CFG10 (ページ = 0x00 アドレス = 0x27) [リセット = 46h] BOP_CFG11 (ページ = 0x00 アドレス = 0x28) [リセット = 20h] BOP_CFG11 (ページ = 0x00 アドレス = 0x28) [リセット = 20h] BOP_CFG12 (ページ = 0x00 アドレス = 0x29) [リセット = 02h] BOP_CFG12 (ページ = 0x00 アドレス = 0x29) [リセット = 02h] BOP_CFG13 (ページ = 0x00 アドレス = 0x2A) [リセット = 06h] BOP_CFG13 (ページ = 0x00 アドレス = 0x2A) [リセット = 06h] BOP_CFG14 (ページ = 0x00 アドレス = 0x2B) [リセット = 38h] BOP_CFG14 (ページ = 0x00 アドレス = 0x2B) [リセット = 38h] BOP_CFG15 (ページ = 0x00 アドレス = 0x2C) [リセット = 40h] BOP_CFG15 (ページ = 0x00 アドレス = 0x2C) [リセット = 40h] BOP_CFG17 (ページ = 0x00 アドレス = 0x2D) [リセット = 20h] BOP_CFG17 (ページ = 0x00 アドレス = 0x2D) [リセット = 20h] BOP_CFG18 (ページ = 0x00 アドレス = 0x2E) [リセット = 02h] BOP_CFG18 (ページ = 0x00 アドレス = 0x2E) [リセット = 02h] BOP_CFG19 (ページ = 0x00 アドレス = 0x2F) [リセット = 06h] BOP_CFG19 (ページ = 0x00 アドレス = 0x2F) [リセット = 06h] BOP_CFG20 (ページ = 0x00 アドレス = 0x30) [リセット = 3Eh] BOP_CFG20 (ページ = 0x00 アドレス = 0x30) [リセット = 3Eh] BOP_CFG21 (ページ = 0x00 アドレス = 0x31) [リセット = 37h] BOP_CFG21 (ページ = 0x00 アドレス = 0x31) [リセット = 37h] BOP_CFG22 (ページ = 0x00 アドレス = 0x32) [リセット = 20h] BOP_CFG22 (ページ = 0x00 アドレス = 0x32) [リセット = 20h] BOP_CFG23 (ページ = 0x00 アドレス = 0x33) [リセット = FFh] BOP_CFG23 (ページ = 0x00 アドレス = 0x33) [リセット = FFh] BOP_CFG24 (ページ = 0x00 アドレス = 0x34) [リセット = E6h] BOP_CFG24 (ページ = 0x00 アドレス = 0x34) [リセット = E6h] NG_CFG0 (ページ=0x00 アドレス=0x35) [リセット=BDh] NG_CFG0 (ページ=0x00 アドレス=0x35) [リセット=BDh] NG_CFG1 (ページ=0x00 アドレス=0x36) [リセット=ADh] NG_CFG1 (ページ=0x00 アドレス=0x36) [リセット=ADh] LVS_CFG0 (ページ=0x00 アドレス=0x37) [リセット=A8h] LVS_CFG0 (ページ=0x00 アドレス=0x37) [リセット=A8h] DIN_PD (ページ = 0x00 アドレス = 0x38) [リセット = 03h] DIN_PD (ページ = 0x00 アドレス = 0x38) [リセット = 03h] INT_MASK0 (ページ=0x00 アドレス=0x3B) [リセット=FCh] INT_MASK0 (ページ=0x00 アドレス=0x3B) [リセット=FCh] INT_MASK1 (ページ=0x00 アドレス=0x3C) [リセット=BFh] INT_MASK1 (ページ=0x00 アドレス=0x3C) [リセット=BFh] INT_MASK4 (ページ=0x00 アドレス=0x3D) [リセット=DFh] INT_MASK4 (ページ=0x00 アドレス=0x3D) [リセット=DFh] INT_MASK2 (ページ=0x00 アドレス=0x40) [リセット=F6h] INT_MASK2 (ページ=0x00 アドレス=0x40) [リセット=F6h] INT_MASK3 (ページ=0x00 アドレス=0x41) [リセット=00h] INT_MASK3 (ページ=0x00 アドレス=0x41) [リセット=00h] INT_LIVE0 (ページ=0x00 アドレス=0x42) [リセット=00h] INT_LIVE0 (ページ=0x00 アドレス=0x42) [リセット=00h] INT_LIVE1 (ページ=0x00 アドレス=0x43) [リセット=00h] INT_LIVE1 (ページ=0x00 アドレス=0x43) [リセット=00h] INT_LIVE1_0 (ページ=0x00 アドレス=0x44) [リセット=00h] INT_LIVE1_0 (ページ=0x00 アドレス=0x44) [リセット=00h] INT_LIVE2 (ページ=0x00 アドレス=0x47) [リセット=00h] INT_LIVE2 (ページ=0x00 アドレス=0x47) [リセット=00h] INT_LIVE3 (ページ=0x00 アドレス=0x48) [リセット=00h] INT_LIVE3 (ページ=0x00 アドレス=0x48) [リセット=00h] INT_LTCH0 (ページ=0x00 アドレス=0x49) [リセット=00h] INT_LTCH0 (ページ=0x00 アドレス=0x49) [リセット=00h] INT_LTCH1 (ページ=0x00 アドレス=0x4A) [リセット=00h] INT_LTCH1 (ページ=0x00 アドレス=0x4A) [リセット=00h] INT_LTCH1_0 (ページ=0x00 アドレス=0x4B) [リセット=00h] INT_LTCH1_0 (ページ=0x00 アドレス=0x4B) [リセット=00h] INT_LTCH2 (ページ=0x00 アドレス=0x4F) [リセット=00h] INT_LTCH2 (ページ=0x00 アドレス=0x4F) [リセット=00h] INT_LTCH3 (ページ=0x00 アドレス=0x50) [リセット=00h] INT_LTCH3 (ページ=0x00 アドレス=0x50) [リセット=00h] INT_LTCH4 (ページ=0x00 アドレス=0x51) [リセット=00h] INT_LTCH4 (ページ=0x00 アドレス=0x51) [リセット=00h] VBAT_MSB (ページ=0x00 アドレス=0x52) [リセット=00h] VBAT_MSB (ページ=0x00 アドレス=0x52) [リセット=00h] VBAT_LSB (ページ=0x00 アドレス=0x53) [リセット=00h] VBAT_LSB (ページ=0x00 アドレス=0x53) [リセット=00h] PVDD_MSB (ページ=0x00 アドレス=0x54) [リセット=00h] PVDD_MSB (ページ=0x00 アドレス=0x54) [リセット=00h] PVDD_LSB (ページ=0x00 アドレス=0x55) [リセット=00h] PVDD_LSB (ページ=0x00 アドレス=0x55) [リセット=00h] TEMP (ページ=0x00 アドレス=0x56) [リセット=00h] TEMP (ページ=0x00 アドレス=0x56) [リセット=00h] INT_CLK_CFG (ページ=0x00 アドレス=0x5C) [リセット=19h] INT_CLK_CFG (ページ=0x00 アドレス=0x5C) [リセット=19h] MISC_CFG3 (ページ=0x00 アドレス=0x5D) [リセット=80h] MISC_CFG3 (ページ=0x00 アドレス=0x5D) [リセット=80h] CLOCK_CFG (ページ = 0x00 アドレス = 0x60) [リセット = 0Dh] CLOCK_CFG (ページ = 0x00 アドレス = 0x60) [リセット = 0Dh] IDLE_IND (ページ=0x00 アドレス=0x63) [リセット=48] IDLE_IND (ページ=0x00 アドレス=0x63) [リセット=48] SAR_SAMP (ページ=0x00 アドレス=0x64) [リセット=84h] SAR_SAMP (ページ=0x00 アドレス=0x64) [リセット=84h] MISC_CFG4 (ページ=0x00 アドレス=0x65) [リセット=08] MISC_CFG4 (ページ=0x00 アドレス=0x65) [リセット=08] IDLE_CFG (ページ=0x00 アドレス=0x67) [リセット=00h] IDLE_CFG (ページ=0x00 アドレス=0x67) [リセット=00h] CLK_CFG (ページ = 0x00 アドレス = 0x68) [リセット = 7Fh] CLK_CFG (ページ = 0x00 アドレス = 0x68) [リセット = 7Fh] LV_EN_CFG (ページ=0x00 アドレス=0x6A) [リセット=12h] LV_EN_CFG (ページ=0x00 アドレス=0x6A) [リセット=12h] NG_CFG2 (ページ=0x00 アドレス=0x6B) [リセット=43h] NG_CFG2 (ページ=0x00 アドレス=0x6B) [リセット=43h] NG_CFG3 (ページ=0x00 アドレス=0x6C) [リセット=00h] NG_CFG3 (ページ=0x00 アドレス=0x6C) [リセット=00h] NG_CFG4 (ページ=0x00 アドレス=0x6D) [リセット=00h] NG_CFG4 (ページ=0x00 アドレス=0x6D) [リセット=00h] NG_CFG5 (ページ=0x00 アドレス=0x6E) [リセット=1Ah] NG_CFG5 (ページ=0x00 アドレス=0x6E) [リセット=1Ah] NG_CFG6 (ページ=0x00 アドレス=0x6F) [リセット=00h] NG_CFG6 (ページ=0x00 アドレス=0x6F) [リセット=00h] NG_CFG7 (ページ=0x00 アドレス=0x70) [リセット=96h] NG_CFG7 (ページ=0x00 アドレス=0x70) [リセット=96h] PVDD_UVLO (ページ=0x00 アドレス=0x71) [リセット=02h] PVDD_UVLO (ページ=0x00 アドレス=0x71) [リセット=02h] DMD (ページ = 0x00 アドレス = 0x73) [リセット = 00h] DMD (ページ = 0x00 アドレス = 0x73) [リセット = 00h] I2C_CKSUM (ページ=0x00 アドレス=0x7E) [リセット=00h] I2C_CKSUM (ページ=0x00 アドレス=0x7E) [リセット=00h] BOOK (ページ = 0x00 アドレス = 0x7F) [リセット = 00h] BOOK (ページ = 0x00 アドレス = 0x7F) [リセット = 00h] INIT_0 (ページ=0x01 アドレス=0x17) [リセット=D0h] INIT_0 (ページ=0x01 アドレス=0x17) [リセット=D0h] LSR (ページ=0x01 アドレス=0x19) [リセット=40h] LSR (ページ=0x01 アドレス=0x19) [リセット=40h] INIT_1 (ページ=0x01 アドレス=0x21) [リセット=08h] INIT_1 (ページ=0x01 アドレス=0x21) [リセット=08h] INIT_2 (ページ=0x01 アドレス=0x35) [リセット=75h] INIT_2 (ページ=0x01 アドレス=0x35) [リセット=75h] INT_LDO (ページ=0x01 アドレス=0x36) [リセット=08h] INT_LDO (ページ=0x01 アドレス=0x36) [リセット=08h] SDOUT_HIZ_1 (ページ=0x01 アドレス=0x3D) [リセット=00h] SDOUT_HIZ_1 (ページ=0x01 アドレス=0x3D) [リセット=00h] SDOUT_HIZ_2 (ページ=0x01 アドレス=0x3E) [リセット=00h] SDOUT_HIZ_2 (ページ=0x01 アドレス=0x3E) [リセット=00h] SDOUT_HIZ_3 (ページ=0x01 アドレス=0x3F) [リセット=00h] SDOUT_HIZ_3 (ページ=0x01 アドレス=0x3F) [リセット=00h] SDOUT_HIZ_4 (ページ=0x01 アドレス=0x40) [リセット=00h] SDOUT_HIZ_4 (ページ=0x01 アドレス=0x40) [リセット=00h] SDOUT_HIZ_5 (ページ=0x01 アドレス=0x41) [リセット=00h] SDOUT_HIZ_5 (ページ=0x01 アドレス=0x41) [リセット=00h] SDOUT_HIZ_6 (ページ=0x01 アドレス=0x42) [リセット=00h] SDOUT_HIZ_6 (ページ=0x01 アドレス=0x42) [リセット=00h] SDOUT_HIZ_7 (ページ=0x01 アドレス=0x43) [リセット=00h] SDOUT_HIZ_7 (ページ=0x01 アドレス=0x43) [リセット=00h] SDOUT_HIZ_8 (ページ=0x01 アドレス=0x44) [リセット=00h] SDOUT_HIZ_8 (ページ=0x01 アドレス=0x44) [リセット=00h] SDOUT_HIZ_9 (ページ=0x01 アドレス=0x45) [リセット=00h] SDOUT_HIZ_9 (ページ=0x01 アドレス=0x45) [リセット=00h] TG_EN (ページ=0x01 アドレス=0x47) [リセット=AB] TG_EN (ページ=0x01 アドレス=0x47) [リセット=AB] EDGE_CTRL (ページ=0x01 アドレス=0x4C) [リセット=00h] EDGE_CTRL (ページ=0x01 アドレス=0x4C) [リセット=00h] DG_DC_VAL1 (ページ = 0x04 アドレス = 0x08) [リセット = 40h] DG_DC_VAL1 (ページ = 0x04 アドレス = 0x08) [リセット = 40h] DG_DC_VAL2 (ページ = 0x04 アドレス = 0x09) [リセット = 26h] DG_DC_VAL2 (ページ = 0x04 アドレス = 0x09) [リセット = 26h] DG_DC_VAL3 (ページ = 0x04 アドレス = 0x0A) [リセット = 40h] DG_DC_VAL3 (ページ = 0x04 アドレス = 0x0A) [リセット = 40h] DC_DG_VAL4 (ページ = 0x04 アドレス = 0x0B) [リセット = 00h] DC_DG_VAL4 (ページ = 0x04 アドレス = 0x0B) [リセット = 00h] LIM_TH_MAX1 (ページ=0x04 アドレス=0x0C) [リセット=68h] LIM_TH_MAX1 (ページ=0x04 アドレス=0x0C) [リセット=68h] LIM_TH_MAX2 (ページ=0x04 アドレス=0x0D) [リセット=00h] LIM_TH_MAX2 (ページ=0x04 アドレス=0x0D) [リセット=00h] LIM_TH_MAX3 (ページ=0x04 アドレス=0x0E) [リセット=00h] LIM_TH_MAX3 (ページ=0x04 アドレス=0x0E) [リセット=00h] LIM_TH_MAX4 (ページ=0x04 アドレス=0x0F) [リセット=00h] LIM_TH_MAX4 (ページ=0x04 アドレス=0x0F) [リセット=00h] LIM_TH_MIN1 (ページ=0x04 アドレス=0x10) [リセット=28h] LIM_TH_MIN1 (ページ=0x04 アドレス=0x10) [リセット=28h] LIM_TH_MIN2 (ページ=0x04 アドレス=0x11) [リセット=00h] LIM_TH_MIN2 (ページ=0x04 アドレス=0x11) [リセット=00h] LIM_TH_MIN3 (ページ=0x04 アドレス=0x12) [リセット=00h] LIM_TH_MIN3 (ページ=0x04 アドレス=0x12) [リセット=00h] LIM_TH_MIN4 (ページ=0x04 アドレス=0x13) [リセット=00h] LIM_TH_MIN4 (ページ=0x04 アドレス=0x13) [リセット=00h] LIM_INF_PT1 (ページ=0x04 アドレス=0x14) [リセット=56h] LIM_INF_PT1 (ページ=0x04 アドレス=0x14) [リセット=56h] LIM_INF_PT2 (ページ=0x04 アドレス=0x15) [リセット=66h] LIM_INF_PT2 (ページ=0x04 アドレス=0x15) [リセット=66h] LIM_INF_PT3 (ページ=0x04 アドレス=0x16) [リセット=66h] LIM_INF_PT3 (ページ=0x04 アドレス=0x16) [リセット=66h] LIM_INF_PT4 (ページ=0x04 アドレス=0x17) [リセット=00h] LIM_INF_PT4 (ページ=0x04 アドレス=0x17) [リセット=00h] LIM_SLOPE1 (ページ=0x04 アドレス=0x18) [リセット=10h] LIM_SLOPE1 (ページ=0x04 アドレス=0x18) [リセット=10h] LIM_SLOPE2 (ページ=0x04 アドレス=0x19) [リセット=00h] LIM_SLOPE2 (ページ=0x04 アドレス=0x19) [リセット=00h] LIM_SLOPE3 (ページ=0x04 アドレス=0x1A) [リセット=00h] LIM_SLOPE3 (ページ=0x04 アドレス=0x1A) [リセット=00h] LIM_SLOPE4 (ページ=0x04 アドレス=0x1B) [リセット=00h] LIM_SLOPE4 (ページ=0x04 アドレス=0x1B) [リセット=00h] TF_HLD1 (ページ=0x04 アドレス=0x1C) [リセット=00h] TF_HLD1 (ページ=0x04 アドレス=0x1C) [リセット=00h] TF_HLD2 (ページ=0x04 アドレス=0x1D) [リセット=00h] TF_HLD2 (ページ=0x04 アドレス=0x1D) [リセット=00h] TF_HLD3 (ページ=0x04 アドレス=0x1E) [リセット=64h] TF_HLD3 (ページ=0x04 アドレス=0x1E) [リセット=64h] TF_HLD4 (ページ=0x04 アドレス=0x1F) [リセット=00h] TF_HLD4 (ページ=0x04 アドレス=0x1F) [リセット=00h] TF_RLS1 (ページ=0x04 アドレス=0x20) [リセット=40h] TF_RLS1 (ページ=0x04 アドレス=0x20) [リセット=40h] TF_RLS2 (ページ=0x04 アドレス=0x21) [リセット=BDh] TF_RLS2 (ページ=0x04 アドレス=0x21) [リセット=BDh] TF_RLS3 (ページ=0x04 アドレス=0x22) [リセット=B8h] TF_RLS3 (ページ=0x04 アドレス=0x22) [リセット=B8h] TF_RLS4 (ページ=0x04 アドレス=0x23) [リセット=00h] TF_RLS4 (ページ=0x04 アドレス=0x23) [リセット=00h] TF_SLOPE1 (ページ=0x04 アドレス=0x24) [リセット=04h] TF_SLOPE1 (ページ=0x04 アドレス=0x24) [リセット=04h] TF_SLOPE2 (ページ=0x04 アドレス=0x25) [リセット=08h] TF_SLOPE2 (ページ=0x04 アドレス=0x25) [リセット=08h] TF_SLOPE3 (ページ=0x04 アドレス=0x26) [リセット=89h] TF_SLOPE3 (ページ=0x04 アドレス=0x26) [リセット=89h] TF_SLOPE4 (ページ=0x04 アドレス=0x27) [リセット=00h] TF_SLOPE4 (ページ=0x04 アドレス=0x27) [リセット=00h] TF_TEMP_TH1 (ページ=0x04 アドレス=0x28) [リセット=39h] TF_TEMP_TH1 (ページ=0x04 アドレス=0x28) [リセット=39h] TF_TEMP_TH2 (ページ=0x04 アドレス=0x29) [リセット=80h] TF_TEMP_TH2 (ページ=0x04 アドレス=0x29) [リセット=80h] TF_TEMP_TH3 (ページ=0x04 アドレス=0x2A) [リセット=00h] TF_TEMP_TH3 (ページ=0x04 アドレス=0x2A) [リセット=00h] TF_TEMP_TH4 (ページ=0x04 アドレス=0x2B) [リセット=00h] TF_TEMP_TH4 (ページ=0x04 アドレス=0x2B) [リセット=00h] TF_MAX_ATTN1 (ページ=0x04 アドレス=0x2C) [リセット=2Dh] TF_MAX_ATTN1 (ページ=0x04 アドレス=0x2C) [リセット=2Dh] TF_MAX_ATTN2 (ページ=0x04 アドレス=0x2D) [リセット=6Ah] TF_MAX_ATTN2 (ページ=0x04 アドレス=0x2D) [リセット=6Ah] TF_MAX_ATTN3 (ページ=0x04 アドレス=0x2E) [リセット=86h] TF_MAX_ATTN3 (ページ=0x04 アドレス=0x2E) [リセット=86h] TF_MAX_ATTN4 (ページ=0x04 アドレス=0x2F) [リセット=00h] TF_MAX_ATTN4 (ページ=0x04 アドレス=0x2F) [リセット=00h] LD_CFG0 (ページ=0x04 アドレス=0x40) [リセット=03h] LD_CFG0 (ページ=0x04 アドレス=0x40) [リセット=03h] LD_CFG1 (ページ=0x04 アドレス=0x41) [リセット=20h] LD_CFG1 (ページ=0x04 アドレス=0x41) [リセット=20h] LD_CFG2 (ページ=0x04 アドレス=0x42) [リセット=00h] LD_CFG2 (ページ=0x04 アドレス=0x42) [リセット=00h] LD_CFG3 (ページ=0x04 アドレス=0x43) [リセット=00h] LD_CFG3 (ページ=0x04 アドレス=0x43) [リセット=00h] LD_CFG4 (ページ=0x04 アドレス=0x44) [リセット=00h] LD_CFG4 (ページ=0x04 アドレス=0x44) [リセット=00h] LD_CFG5 (ページ=0x04 アドレス=0x45) [リセット=20h] LD_CFG5 (ページ=0x04 アドレス=0x45) [リセット=20h] LD_CFG6 (ページ=0x04 アドレス=0x46) [リセット=00h] LD_CFG6 (ページ=0x04 アドレス=0x46) [リセット=00h] LD_CFG7 (ページ=0x04 アドレス=0x47) [リセット=00h] LD_CFG7 (ページ=0x04 アドレス=0x47) [リセット=00h] CLD_EFF_1 (ページ = 0x04 アドレス = 0x48) [リセット = 6Ch] CLD_EFF_1 (ページ = 0x04 アドレス = 0x48) [リセット = 6Ch] CLD_EFF_2 (ページ = 0x04 アドレス = 0x49) [リセット = CCh] CLD_EFF_2 (ページ = 0x04 アドレス = 0x49) [リセット = CCh] CLD_EFF_3 (ページ = 0x04 アドレス = 0x4A) [リセット = CDh] CLD_EFF_3 (ページ = 0x04 アドレス = 0x4A) [リセット = CDh] CLD_EFF_4 (ページ = 0x04 アドレス = 0x4B) [リセット = 00h] CLD_EFF_4 (ページ = 0x04 アドレス = 0x4B) [リセット = 00h] LDG_RES1 (ページ=0x04 アドレス=0x4C) [リセット=00h] LDG_RES1 (ページ=0x04 アドレス=0x4C) [リセット=00h] LDG_RES2 (ページ=0x04 アドレス=0x4D) [リセット=00h] LDG_RES2 (ページ=0x04 アドレス=0x4D) [リセット=00h] LDG_RES3 (ページ=0x04 アドレス=0x4E) [リセット=00h] LDG_RES3 (ページ=0x04 アドレス=0x4E) [リセット=00h] LDG_RES4 (ページ=0x04 アドレス=0x4F) [リセット=00h] LDG_RES4 (ページ=0x04 アドレス=0x4F) [リセット=00h] INIT_3 (ページ=0xFD アドレス=0x3E) [リセット=45h] INIT_3 (ページ=0xFD アドレス=0x3E) [リセット=45h] SDOUT の式 SDOUT の式 アプリケーションと実装 アプリケーションと実装 アプリケーション情報 アプリケーション情報 代表的なアプリケーション 代表的なアプリケーション 設計要件 設計要件 詳細な設計手順 詳細な設計手順 モノラル / ステレオの構成 モノラル / ステレオの構成 EMI パッシブ・デバイス EMI パッシブ・デバイス アプリケーション曲線 アプリケーション曲線 初期化セットアップ 初期化セットアップ 初期デバイス構成 - 電源投入およびソフトウェア・リセット 初期デバイス構成 - 電源投入およびソフトウェア・リセット 初期デバイス構成 - PWR_MODE0 初期デバイス構成 - PWR_MODE0 初期デバイス構成 - PWR_MODE1 初期デバイス構成 - PWR_MODE1 初期デバイス構成 - PWR_MODE2 初期デバイス構成 - PWR_MODE2 初期デバイス構成 - PWR_MODE3 初期デバイス構成 - PWR_MODE3 デバイス構成 - 44.1kHz デバイス構成 - 44.1kHz 過電力保護 - OCP プログラミング 過電力保護 - OCP プログラミング DSP のループバック DSP のループバック 電源に関する推奨事項 電源に関する推奨事項 電源モード 電源モード レイアウト レイアウト レイアウトのガイドライン レイアウトのガイドライン レイアウト例 レイアウト例 デバイスおよびドキュメントのサポート デバイスおよびドキュメントのサポート ドキュメントの更新通知を受け取る方法 ドキュメントの更新通知を受け取る方法 コミュニティ・リソース コミュニティ・リソース 商標 商標 メカニカル、パッケージ、および注文情報 メカニカル、パッケージ、および注文情報 重要なお知らせと免責事項 重要なお知らせと免責事項 TAS2780 スピーカ IV センスを搭載したデジタル入力、モノラル Class-D オーディオ・アンプ TAS2780 スピーカ IV センスを搭載したデジタル入力、モノラル Class-D オーディオ・アンプ TAS2780 スピーカ IV センスを搭載したデジタル入力、モノラル Class-D オーディオ・アンプ 特長 主な特長 Class-D 出力段用の 24V 電源 Y ブリッジ・マルチレベル電源アーキテクチャ スペクトラム拡散制御 最大 40kHz の超音波出力をサポート 出力電力： 1% THD+N で 25W (4Ω、18V) 最大出力電力 30W、THD+N 10% 効率 (THDN 1%) と消費電力 1W、4Ω、PVDD = 12V、VBAT1S = 3.8V で 83% 1W、8Ω、PVDD = 18V、VBAT1S = 5V で 83% 1W、4Ω、PVDD = 18V、VBAT1S = 5V で 85% 15W、4Ω、PVDD = 18V、VBAT1S = 5V で 89% 15W、8Ω、PVDD = 18V、VBAT1S = 5V で 93% ハードウェア・シャットダウン・モードで 0.5μA 未満 電源とパワー・マネージメント： PVDD：3V～24V VBAT1S：2.7V～5.5V AVDD：1.8V IOVDD：1.8V/3.3V インターフェイスと制御： SDOUT によるエコー・キャンセレーション I2S/TDM：32 ビット、最大 96KSPS で 8 チャネル I2C：アドレスを Fast Mode+ で選択可能 チップ間通信バス 44.1kHz～96kHz のサンプル・レート スピーカ管理、保護、EMI を内蔵： リアルタイムの IV センスによるスピーカ保護 負荷短絡および開放保護 過熱および過電流保護 電力リミッタによるブラウンアウト保護 過電力および低バッテリ保護 PVDD および VBAT1S 電源トラッキング・リミッタ サーマル・フォールドバック ポスト・フィルタ・フィードバック 出力スルーレート制御 特長 主な特長 Class-D 出力段用の 24V 電源 Y ブリッジ・マルチレベル電源アーキテクチャ スペクトラム拡散制御 最大 40kHz の超音波出力をサポート 出力電力： 1% THD+N で 25W (4Ω、18V) 最大出力電力 30W、THD+N 10% 効率 (THDN 1%) と消費電力 1W、4Ω、PVDD = 12V、VBAT1S = 3.8V で 83% 1W、8Ω、PVDD = 18V、VBAT1S = 5V で 83% 1W、4Ω、PVDD = 18V、VBAT1S = 5V で 85% 15W、4Ω、PVDD = 18V、VBAT1S = 5V で 89% 15W、8Ω、PVDD = 18V、VBAT1S = 5V で 93% ハードウェア・シャットダウン・モードで 0.5μA 未満 電源とパワー・マネージメント： PVDD：3V～24V VBAT1S：2.7V～5.5V AVDD：1.8V IOVDD：1.8V/3.3V インターフェイスと制御： SDOUT によるエコー・キャンセレーション I2S/TDM：32 ビット、最大 96KSPS で 8 チャネル I2C：アドレスを Fast Mode+ で選択可能 チップ間通信バス 44.1kHz～96kHz のサンプル・レート スピーカ管理、保護、EMI を内蔵： リアルタイムの IV センスによるスピーカ保護 負荷短絡および開放保護 過熱および過電流保護 電力リミッタによるブラウンアウト保護 過電力および低バッテリ保護 PVDD および VBAT1S 電源トラッキング・リミッタ サーマル・フォールドバック ポスト・フィルタ・フィードバック 出力スルーレート制御 主な特長 Class-D 出力段用の 24V 電源 Y ブリッジ・マルチレベル電源アーキテクチャ スペクトラム拡散制御 最大 40kHz の超音波出力をサポート Class-D 出力段用の 24V 電源 Y ブリッジ・マルチレベル電源アーキテクチャ スペクトラム拡散制御 最大 40kHz の超音波出力をサポート Class-D 出力段用の 24V 電源Y ブリッジ・マルチレベル電源アーキテクチャスペクトラム拡散制御最大 40kHz の超音波出力をサポート出力電力： 1% THD+N で 25W (4Ω、18V) 最大出力電力 30W、THD+N 10% 1% THD+N で 25W (4Ω、18V) 最大出力電力 30W、THD+N 10% 1% THD+N で 25W (4Ω、18V)最大出力電力 30W、THD+N 10%効率 (THDN 1%) と消費電力 1W、4Ω、PVDD = 12V、VBAT1S = 3.8V で 83% 1W、8Ω、PVDD = 18V、VBAT1S = 5V で 83% 1W、4Ω、PVDD = 18V、VBAT1S = 5V で 85% 15W、4Ω、PVDD = 18V、VBAT1S = 5V で 89% 15W、8Ω、PVDD = 18V、VBAT1S = 5V で 93% ハードウェア・シャットダウン・モードで 0.5μA 未満 1W、4Ω、PVDD = 12V、VBAT1S = 3.8V で 83% 1W、8Ω、PVDD = 18V、VBAT1S = 5V で 83% 1W、4Ω、PVDD = 18V、VBAT1S = 5V で 85% 15W、4Ω、PVDD = 18V、VBAT1S = 5V で 89% 15W、8Ω、PVDD = 18V、VBAT1S = 5V で 93% ハードウェア・シャットダウン・モードで 0.5μA 未満 1W、4Ω、PVDD = 12V、VBAT1S = 3.8V で 83%1W、8Ω、PVDD = 18V、VBAT1S = 5V で 83%1W、4Ω、PVDD = 18V、VBAT1S = 5V で 85%15W、4Ω、PVDD = 18V、VBAT1S = 5V で 89%15W、8Ω、PVDD = 18V、VBAT1S = 5V で 93%ハードウェア・シャットダウン・モードで 0.5μA 未満電源とパワー・マネージメント： PVDD：3V～24V VBAT1S：2.7V～5.5V AVDD：1.8V IOVDD：1.8V/3.3V PVDD：3V～24V VBAT1S：2.7V～5.5V AVDD：1.8V IOVDD：1.8V/3.3V PVDD：3V～24VVBAT1S：2.7V～5.5VAVDD：1.8VIOVDD：1.8V/3.3Vインターフェイスと制御： SDOUT によるエコー・キャンセレーション I2S/TDM：32 ビット、最大 96KSPS で 8 チャネル I2C：アドレスを Fast Mode+ で選択可能 チップ間通信バス 44.1kHz～96kHz のサンプル・レート SDOUT によるエコー・キャンセレーション I2S/TDM：32 ビット、最大 96KSPS で 8 チャネル I2C：アドレスを Fast Mode+ で選択可能 チップ間通信バス 44.1kHz～96kHz のサンプル・レート SDOUT によるエコー・キャンセレーションI2S/TDM：32 ビット、最大 96KSPS で 8 チャネル2I2C：アドレスを Fast Mode+ で選択可能2チップ間通信バス44.1kHz～96kHz のサンプル・レートスピーカ管理、保護、EMI を内蔵： リアルタイムの IV センスによるスピーカ保護 負荷短絡および開放保護 過熱および過電流保護 電力リミッタによるブラウンアウト保護 過電力および低バッテリ保護 PVDD および VBAT1S 電源トラッキング・リミッタ サーマル・フォールドバック ポスト・フィルタ・フィードバック 出力スルーレート制御 リアルタイムの IV センスによるスピーカ保護 負荷短絡および開放保護 過熱および過電流保護 電力リミッタによるブラウンアウト保護 過電力および低バッテリ保護 PVDD および VBAT1S 電源トラッキング・リミッタ サーマル・フォールドバック ポスト・フィルタ・フィードバック 出力スルーレート制御 リアルタイムの IV センスによるスピーカ保護負荷短絡および開放保護過熱および過電流保護電力リミッタによるブラウンアウト保護過電力および低バッテリ保護PVDD および VBAT1S 電源トラッキング・リミッタサーマル・フォールドバックポスト・フィルタ・フィードバック出力スルーレート制御 アプリケーション ラップトップおよびデスクトップ PC スマート・スピーカ タブレットとハンドヘルド ワイヤレス・スピーカ アプリケーション ラップトップおよびデスクトップ PC スマート・スピーカ タブレットとハンドヘルド ワイヤレス・スピーカ ラップトップおよびデスクトップ PC スマート・スピーカ タブレットとハンドヘルド ワイヤレス・スピーカ ラップトップおよびデスクトップ PC スマート・スピーカ タブレットとハンドヘルド ワイヤレス・スピーカ ラップトップおよびデスクトップ PC ラップトップデスクトップ PC スマート・スピーカ スマート・スピーカ タブレットとハンドヘルド タブレットハンドヘルド ワイヤレス・スピーカ ワイヤレス・スピーカ 概要 A デバイスのステータスを「事前情報」から「量産データ」に変更。 yes TAS2780 はモノラル、デジタル入力の Class-D オーディオ・アンプで、ラウドスピーカを高いピーク電力で効率的に駆動できるよう最適化されています。この Class-D アンプは、電源電圧 18V の場合、4Ω の負荷に 25W の連続出力を 1% 未満の THD+N で供給できます。このアンプは電圧入力範囲が広く出力電力が大きいため、バッテリでもライン電源システムでも動作できるほど多目的です。 TAS2780 は、従来のアンプとして、またはホスト・ベースのスピーカ保護アルゴリズムとともに使用できます。内蔵のスピーカ電圧および電流検出により、リターン I2S パスを介して、保護アルゴリズムにラウドスピーカの状態をリアルタイムでフィードバックできます。 Y ブリッジ電源アーキテクチャは、電源を内部的に選択してヘッドルームを最適化することでアンプの効率を向上させます。複数のスレッショルドを備えたブラウンアウト防止方式により、電源電圧が低下した際に信号路のゲインを下げることができます。 I2S/TDM および I2C/SPI インターフェイスにより、最大 8 個の TAS2780 デバイスが同じバスを共有できます。 TAS2780 は、PCB の占有面積が小さい 30 ピン HR-QFN パッケージで供給されます。 製品情報 GUID-96B11117-4AA6-4E6F-8921-75E907A221BE.html#unique_4_Connect_42_DEVINFONOTE 部品番号 パッケージ 本体サイズ (公称) TAS2780 HR QFN 4mm × 3.5mm 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。 回路図 概要 A デバイスのステータスを「事前情報」から「量産データ」に変更。 yes A デバイスのステータスを「事前情報」から「量産データ」に変更。 yes A デバイスのステータスを「事前情報」から「量産データ」に変更。 yes Aデバイスのステータスを「事前情報」から「量産データ」に変更。yes TAS2780 はモノラル、デジタル入力の Class-D オーディオ・アンプで、ラウドスピーカを高いピーク電力で効率的に駆動できるよう最適化されています。この Class-D アンプは、電源電圧 18V の場合、4Ω の負荷に 25W の連続出力を 1% 未満の THD+N で供給できます。このアンプは電圧入力範囲が広く出力電力が大きいため、バッテリでもライン電源システムでも動作できるほど多目的です。 TAS2780 は、従来のアンプとして、またはホスト・ベースのスピーカ保護アルゴリズムとともに使用できます。内蔵のスピーカ電圧および電流検出により、リターン I2S パスを介して、保護アルゴリズムにラウドスピーカの状態をリアルタイムでフィードバックできます。 Y ブリッジ電源アーキテクチャは、電源を内部的に選択してヘッドルームを最適化することでアンプの効率を向上させます。複数のスレッショルドを備えたブラウンアウト防止方式により、電源電圧が低下した際に信号路のゲインを下げることができます。 I2S/TDM および I2C/SPI インターフェイスにより、最大 8 個の TAS2780 デバイスが同じバスを共有できます。 TAS2780 は、PCB の占有面積が小さい 30 ピン HR-QFN パッケージで供給されます。 製品情報 GUID-96B11117-4AA6-4E6F-8921-75E907A221BE.html#unique_4_Connect_42_DEVINFONOTE 部品番号 パッケージ 本体サイズ (公称) TAS2780 HR QFN 4mm × 3.5mm 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。 回路図 TAS2780 はモノラル、デジタル入力の Class-D オーディオ・アンプで、ラウドスピーカを高いピーク電力で効率的に駆動できるよう最適化されています。この Class-D アンプは、電源電圧 18V の場合、4Ω の負荷に 25W の連続出力を 1% 未満の THD+N で供給できます。このアンプは電圧入力範囲が広く出力電力が大きいため、バッテリでもライン電源システムでも動作できるほど多目的です。 TAS2780 は、従来のアンプとして、またはホスト・ベースのスピーカ保護アルゴリズムとともに使用できます。内蔵のスピーカ電圧および電流検出により、リターン I2S パスを介して、保護アルゴリズムにラウドスピーカの状態をリアルタイムでフィードバックできます。 Y ブリッジ電源アーキテクチャは、電源を内部的に選択してヘッドルームを最適化することでアンプの効率を向上させます。複数のスレッショルドを備えたブラウンアウト防止方式により、電源電圧が低下した際に信号路のゲインを下げることができます。 I2S/TDM および I2C/SPI インターフェイスにより、最大 8 個の TAS2780 デバイスが同じバスを共有できます。 TAS2780 は、PCB の占有面積が小さい 30 ピン HR-QFN パッケージで供給されます。 製品情報 GUID-96B11117-4AA6-4E6F-8921-75E907A221BE.html#unique_4_Connect_42_DEVINFONOTE 部品番号 パッケージ 本体サイズ (公称) TAS2780 HR QFN 4mm × 3.5mm 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。 TAS2780 はモノラル、デジタル入力の Class-D オーディオ・アンプで、ラウドスピーカを高いピーク電力で効率的に駆動できるよう最適化されています。この Class-D アンプは、電源電圧 18V の場合、4Ω の負荷に 25W の連続出力を 1% 未満の THD+N で供給できます。このアンプは電圧入力範囲が広く出力電力が大きいため、バッテリでもライン電源システムでも動作できるほど多目的です。TAS2780 TAS2780 は、従来のアンプとして、またはホスト・ベースのスピーカ保護アルゴリズムとともに使用できます。内蔵のスピーカ電圧および電流検出により、リターン I2S パスを介して、保護アルゴリズムにラウドスピーカの状態をリアルタイムでフィードバックできます。TAS27802Y ブリッジ電源アーキテクチャは、電源を内部的に選択してヘッドルームを最適化することでアンプの効率を向上させます。複数のスレッショルドを備えたブラウンアウト防止方式により、電源電圧が低下した際に信号路のゲインを下げることができます。I2S/TDM および I2C/SPI インターフェイスにより、最大 8 個の TAS2780 デバイスが同じバスを共有できます。22TAS2780 TAS2780 は、PCB の占有面積が小さい 30 ピン HR-QFN パッケージで供給されます。TAS2780 製品情報 GUID-96B11117-4AA6-4E6F-8921-75E907A221BE.html#unique_4_Connect_42_DEVINFONOTE 部品番号 パッケージ 本体サイズ (公称) TAS2780 HR QFN 4mm × 3.5mm 製品情報 GUID-96B11117-4AA6-4E6F-8921-75E907A221BE.html#unique_4_Connect_42_DEVINFONOTE #GUID-96B11117-4AA6-4E6F-8921-75E907A221BE/DEVINFONOTE #GUID-96B11117-4AA6-4E6F-8921-75E907A221BE/DEVINFONOTE 部品番号 パッケージ 本体サイズ (公称) TAS2780 HR QFN 4mm × 3.5mm 部品番号 パッケージ 本体サイズ (公称) 部品番号 パッケージ 本体サイズ (公称) 部品番号パッケージ本体サイズ (公称) TAS2780 HR QFN 4mm × 3.5mm TAS2780 HR QFN 4mm × 3.5mm TAS2780 TAS2780HR QFN4mm × 3.5mm 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。 回路図 回路図 回路図 目次 yes 目次 yes yes yes 改訂履歴 yes June 2022 March 2023 A B 改訂履歴 yes June 2022 March 2023 A B yes June 2022 March 2023 A B yesJune 2022March 2023AB 改訂履歴 yes February 2022 June 2022 * A 改訂履歴 yes February 2022 June 2022 * A yes February 2022 June 2022 * A yesFebruary 2022June 2022*A ピン構成および機能 30 ピン HR-QFN パッケージ - 底面図 ピン機能 ピン I/O 説明 名称 番号 ADDR 23 I アドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。 AVDD 24 P アナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 BST_N 30 P Class-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_P 4 P Class-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BYP_EN 11 O オープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 DGND 25 P デバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DREG 10 P デジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 FSYNC 14 I フレーム同期クロック。 GND 7 P アナログ・グランド。PCB グランド・プレーンに接続します。 ICC 6 IO チップ間通信ピン。 IOVDD 20 P デジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IRQZ 21 O オープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 NC 8、9、16、17 接続なし。 OUT_N 29 O Class-D の負出力。 OUT_P 3 O Class-D の正出力。 PGND 2 P Class-D のグランド。PCB グランド・プレーンに接続します。 PVDD 28 P Class-D 電源入力。コンデンサでデカップリングします。 PVDD_SNS 26 I PVDD リモート検出ピン。 SBCLK 15 I シリアル・ビット・クロック。 SCL 18 I I2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。 SDA 19 IO I2C データ・ピン。抵抗を使用して IOVDD にプルアップします。 SDIN 13 I シリアル・データ入力。 SDOUT 12 IO シリアル・データ出力。 SDZ 22 I アクティブ Low のハードウェア・シャットダウン。 VBAT1S 27 P シングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VSNS_N 1 I 電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_P 5 I 電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 ピン構成および機能 30 ピン HR-QFN パッケージ - 底面図 ピン機能 ピン I/O 説明 名称 番号 ADDR 23 I アドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。 AVDD 24 P アナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 BST_N 30 P Class-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_P 4 P Class-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BYP_EN 11 O オープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 DGND 25 P デバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DREG 10 P デジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 FSYNC 14 I フレーム同期クロック。 GND 7 P アナログ・グランド。PCB グランド・プレーンに接続します。 ICC 6 IO チップ間通信ピン。 IOVDD 20 P デジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IRQZ 21 O オープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 NC 8、9、16、17 接続なし。 OUT_N 29 O Class-D の負出力。 OUT_P 3 O Class-D の正出力。 PGND 2 P Class-D のグランド。PCB グランド・プレーンに接続します。 PVDD 28 P Class-D 電源入力。コンデンサでデカップリングします。 PVDD_SNS 26 I PVDD リモート検出ピン。 SBCLK 15 I シリアル・ビット・クロック。 SCL 18 I I2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。 SDA 19 IO I2C データ・ピン。抵抗を使用して IOVDD にプルアップします。 SDIN 13 I シリアル・データ入力。 SDOUT 12 IO シリアル・データ出力。 SDZ 22 I アクティブ Low のハードウェア・シャットダウン。 VBAT1S 27 P シングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VSNS_N 1 I 電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_P 5 I 電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 30 ピン HR-QFN パッケージ - 底面図 30 ピン HR-QFN パッケージ - 底面図 30 ピン HR-QFN パッケージ - 底面図 ピン機能 ピン I/O 説明 名称 番号 ADDR 23 I アドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。 AVDD 24 P アナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 BST_N 30 P Class-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_P 4 P Class-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BYP_EN 11 O オープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 DGND 25 P デバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DREG 10 P デジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 FSYNC 14 I フレーム同期クロック。 GND 7 P アナログ・グランド。PCB グランド・プレーンに接続します。 ICC 6 IO チップ間通信ピン。 IOVDD 20 P デジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IRQZ 21 O オープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 NC 8、9、16、17 接続なし。 OUT_N 29 O Class-D の負出力。 OUT_P 3 O Class-D の正出力。 PGND 2 P Class-D のグランド。PCB グランド・プレーンに接続します。 PVDD 28 P Class-D 電源入力。コンデンサでデカップリングします。 PVDD_SNS 26 I PVDD リモート検出ピン。 SBCLK 15 I シリアル・ビット・クロック。 SCL 18 I I2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。 SDA 19 IO I2C データ・ピン。抵抗を使用して IOVDD にプルアップします。 SDIN 13 I シリアル・データ入力。 SDOUT 12 IO シリアル・データ出力。 SDZ 22 I アクティブ Low のハードウェア・シャットダウン。 VBAT1S 27 P シングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VSNS_N 1 I 電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_P 5 I 電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 ピン機能 ピン I/O 説明 名称 番号 ADDR 23 I アドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。 AVDD 24 P アナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 BST_N 30 P Class-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_P 4 P Class-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BYP_EN 11 O オープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 DGND 25 P デバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DREG 10 P デジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 FSYNC 14 I フレーム同期クロック。 GND 7 P アナログ・グランド。PCB グランド・プレーンに接続します。 ICC 6 IO チップ間通信ピン。 IOVDD 20 P デジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IRQZ 21 O オープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 NC 8、9、16、17 接続なし。 OUT_N 29 O Class-D の負出力。 OUT_P 3 O Class-D の正出力。 PGND 2 P Class-D のグランド。PCB グランド・プレーンに接続します。 PVDD 28 P Class-D 電源入力。コンデンサでデカップリングします。 PVDD_SNS 26 I PVDD リモート検出ピン。 SBCLK 15 I シリアル・ビット・クロック。 SCL 18 I I2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。 SDA 19 IO I2C データ・ピン。抵抗を使用して IOVDD にプルアップします。 SDIN 13 I シリアル・データ入力。 SDOUT 12 IO シリアル・データ出力。 SDZ 22 I アクティブ Low のハードウェア・シャットダウン。 VBAT1S 27 P シングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VSNS_N 1 I 電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_P 5 I 電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 ピン機能 ピン I/O 説明 名称 番号 ADDR 23 I アドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。 AVDD 24 P アナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 BST_N 30 P Class-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_P 4 P Class-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BYP_EN 11 O オープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 DGND 25 P デバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DREG 10 P デジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 FSYNC 14 I フレーム同期クロック。 GND 7 P アナログ・グランド。PCB グランド・プレーンに接続します。 ICC 6 IO チップ間通信ピン。 IOVDD 20 P デジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IRQZ 21 O オープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 NC 8、9、16、17 接続なし。 OUT_N 29 O Class-D の負出力。 OUT_P 3 O Class-D の正出力。 PGND 2 P Class-D のグランド。PCB グランド・プレーンに接続します。 PVDD 28 P Class-D 電源入力。コンデンサでデカップリングします。 PVDD_SNS 26 I PVDD リモート検出ピン。 SBCLK 15 I シリアル・ビット・クロック。 SCL 18 I I2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。 SDA 19 IO I2C データ・ピン。抵抗を使用して IOVDD にプルアップします。 SDIN 13 I シリアル・データ入力。 SDOUT 12 IO シリアル・データ出力。 SDZ 22 I アクティブ Low のハードウェア・シャットダウン。 VBAT1S 27 P シングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VSNS_N 1 I 電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_P 5 I 電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 ピン I/O 説明 名称 番号 ピン I/O 説明 ピンI/O説明 名称 番号 名称番号 ADDR 23 I アドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。 AVDD 24 P アナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 BST_N 30 P Class-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_P 4 P Class-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BYP_EN 11 O オープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 DGND 25 P デバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DREG 10 P デジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 FSYNC 14 I フレーム同期クロック。 GND 7 P アナログ・グランド。PCB グランド・プレーンに接続します。 ICC 6 IO チップ間通信ピン。 IOVDD 20 P デジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IRQZ 21 O オープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 NC 8、9、16、17 接続なし。 OUT_N 29 O Class-D の負出力。 OUT_P 3 O Class-D の正出力。 PGND 2 P Class-D のグランド。PCB グランド・プレーンに接続します。 PVDD 28 P Class-D 電源入力。コンデンサでデカップリングします。 PVDD_SNS 26 I PVDD リモート検出ピン。 SBCLK 15 I シリアル・ビット・クロック。 SCL 18 I I2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。 SDA 19 IO I2C データ・ピン。抵抗を使用して IOVDD にプルアップします。 SDIN 13 I シリアル・データ入力。 SDOUT 12 IO シリアル・データ出力。 SDZ 22 I アクティブ Low のハードウェア・シャットダウン。 VBAT1S 27 P シングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VSNS_N 1 I 電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_P 5 I 電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 ADDR 23 I アドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。 ADDR23Iアドレス検出ピン。このピンの抵抗値により、I2C アドレスが選択されます。 を参照してください。2 AVDD 24 P アナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 AVDD24Pアナログ電源入力。1.8V 電源に接続し、コンデンサで GND にデカップリングします。 BST_N 30 P Class-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_N30PClass-D の負のブートストラップ。BST_N と OUT_N の間にコンデンサを接続します。 BST_P 4 P Class-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BST_P4PClass-D の正のブートストラップ。BST_P と OUT_P の間にコンデンサを接続します。 BYP_EN 11 O オープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 BYP_EN11Oオープン・ドレイン出力での低電圧信号伝送ピン。外部 DC/DC コンバータのイネーブル / ディセーブルに使用できます。 DGND 25 P デバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DGND25Pデバイスのサブストレート・グランド。PCB グランド・プレーンに接続します。このピンと GND ピンの間に相互配線インダクタンスが発生しないようにします。 DREG 10 P デジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 DREG10Pデジタル・コア電圧レギュレータ出力。コンデンサを使用して GND にバイパスします。外部負荷に接続しないでください。 FSYNC 14 I フレーム同期クロック。 FSYNC14Iフレーム同期クロック。 GND 7 P アナログ・グランド。PCB グランド・プレーンに接続します。 GND7Pアナログ・グランド。PCB グランド・プレーンに接続します。 ICC 6 IO チップ間通信ピン。 ICC6IOチップ間通信ピン。 IOVDD 20 P デジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IOVDD20Pデジタル IO 電源。1.8V または 3.3V の電源に接続し、コンデンサで GND にデカップリングします。 IRQZ 21 O オープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 IRQZ21Oオープン・ドレイン、アクティブ Low、割り込みピン。オプションの内部プルアップを使用しない場合は、抵抗を使用して IOVDD にプルアップします。 NC 8、9、16、17 接続なし。 NC8、9、16、17接続なし。 OUT_N 29 O Class-D の負出力。 OUT_N29OClass-D の負出力。 OUT_P 3 O Class-D の正出力。 OUT_P3OClass-D の正出力。 PGND 2 P Class-D のグランド。PCB グランド・プレーンに接続します。 PGND2PClass-D のグランド。PCB グランド・プレーンに接続します。 PVDD 28 P Class-D 電源入力。コンデンサでデカップリングします。 PVDD28PClass-D 電源入力。コンデンサでデカップリングします。 PVDD_SNS 26 I PVDD リモート検出ピン。 PVDD_SNS26IPVDD リモート検出ピン。 SBCLK 15 I シリアル・ビット・クロック。 SBCLK15Iシリアル・ビット・クロック。 SCL 18 I I2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。 SCL18II2C クロック・ピン。抵抗を使用して IOVDD にプルアップします。2 SDA 19 IO I2C データ・ピン。抵抗を使用して IOVDD にプルアップします。 SDA19IOI2C データ・ピン。抵抗を使用して IOVDD にプルアップします。2 SDIN 13 I シリアル・データ入力。 SDIN13Iシリアル・データ入力。 SDOUT 12 IO シリアル・データ出力。 SDOUT12IOシリアル・データ出力。 SDZ 22 I アクティブ Low のハードウェア・シャットダウン。 SDZ22Iアクティブ Low のハードウェア・シャットダウン。 VBAT1S 27 P シングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VBAT1S27Pシングルセル・バッテリ電源入力。コンデンサでデカップリングします。 VSNS_N 1 I 電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_N1I電圧検出の負入力。Class-D の負出力に接続するか、または LC フィルタの後に接続します。 VSNS_P 5 I 電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 VSNS_P5I電圧検出の正入力。Class-D の正出力に接続するか、または LC フィルタの後に接続します。 仕様 絶対最大定格 最小値 最大値 単位 電源電圧 AVDD -0.3 2 V IOVDD -0.3 5 V PVDD -0.3 26 V VBAT1S -0.3 6 V PVDD - VBAT1S -0.3 22 V 内部電源電圧 DREG -0.3 1.5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ PVDD は 23V より高い -20 85 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ PVDD は 23V より高い -20 150 ℃ 保存温度、Tstg -65 150 ℃ すべてのデジタル入力と IO はフェイルセーフです。 ESD 定格 値 単位 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 推奨動作条件 B 「絶対最大定格」および「推奨動作条件」で PVDD を 24V に更新し、-20℃の温度条件の脚注を追加。 yes 最小値 標準値 最大値 単位 AVDD 電源電圧 1.65 1.8 1.95 V IOVDD 電源電圧 3 3.3 3.6 V 1.65 1.8 1.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V 電源電圧 (性能) 3.4 5.5 RSPK スピーカのインピーダンス 3.2 Ω LSPK スピーカのインダクタンス 5 μH デバイスの機能は維持されますが、性能は低下します。 熱に関する情報 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 30 ピン RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、SPRA953 を参照してください。 電気的特性 TA = 25℃、PVDD = 18V、VBAT1S = 3.8V、AVDD = 1.8V、IOVDD =1.8V、RL = 4Ω + 15μH、fin = 1kHz、fs = 48kHz、ゲイン = 21dBV、SDZ = 1、NG_EN=0、EN_LLSR=0、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4、セクション 7 に記載されるフィルタなしの状態で測定 (特に記述のない限り)。 パラメータ テスト条件 最小値 標準値 最大値 単位 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB POUT = 1W、fIN = 6.667kHz -84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE1 32 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE0 109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB チップ間群遅延 -1 1 μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms ボリューム・ランプ 6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms ボリューム・ランプ 6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ダイ温度センサ 分解能 8 ビット 最小温度測定範囲 -40 °C 最大温度測定範囲 150 °C ダイ温度分解能 1 °C ダイ温度精度 -5 5 °C 電圧モニタ 分解能 12 ビット PVDD の測定範囲 最小レベル 2 V 最大レベル 23 PVDD の分解能 22.5 mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV VBAT1S の測定範囲 最小レベル 2 V 最大レベル 6 VBAT1S の分解能 20 mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 PCM 再生特性 fs ≦ 48kHz fs 最小サンプル・レート 44.1 kHz 最大サンプル・レート 48 通過帯域リップルの周波数 0.454 fs 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB ストップ・バンド減衰 0.55 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs PCM 再生特性 fs > 48kHz fs 最小サンプル・レート 88.2 kHz 最大サンプル・レート 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB ストップ・バンド減衰 0.56 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs スピーカ電流センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカ電圧センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB フルスケール入力電圧 16 VPK 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % V と I の間の位相誤差 300 ns 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V UVLO がアサート解除されている 2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V UVLO がアサート解除されている 1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V UVLO がアサート解除されている 1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA SDZ = 0、VBAT1S 0.01 SDZ = 0、AVDD 0.14 SDZ = 0、IOVDD 0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、IOVDD 0.55 mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、AVDD 3 fs = 48kHz、IOVDD 0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 PWR_MODE0: CDS_MODE=10、VBAT1S_MODE=0 PWR_MODE1: CDS_MODE=00、VBAT1S_MODE=0 PWR_MODE2: CDS_MODE=11、VBAT1S_MODE=1 PWR_MODE3: CDS_MODE=01、VBAT1S_MODE=0 I²C のタイミング要件 TA = 25℃、AVDD = IOVDD = 1.8V (特に記述のない限り) 最小値 最大値 単位 標準モード fSCL SCL クロック周波数 0 100 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tLOW SCL クロックの Low の時間 4.7 μs tHIGH SCL クロックの High の時間 4 μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tSU;DAT データ・セットアップ時間 250 ns tr SDA と SCL の立ち上がり時間 1000 ns tf SDA と SCL の立ち下がり時間 300 ns tSU;STO 終了条件のセットアップ時間 4 μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs Cb 各バス・ラインの容量性負荷 400 pF Fast モード fSCL SCL クロック周波数 0 400 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tLOW SCL クロックの Low の時間 1.3 μs tHIGH SCL クロックの High の時間 0.6 μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tSU;DAT データ・セットアップ時間 100 ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tSU;STO 終了条件のセットアップ時間 0.6 μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Fast+ モード fSCL SCL クロック周波数 1000 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tLOW SCL クロックの Low の時間 0.5 μs tHIGH SCL クロックの High の時間 0.26 μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tSU;DAT データ・セットアップ時間 50 ns tr SDA と SCL の立ち上がり時間 120 ns tf SDA と SCL の立ち下がり時間 120 ns tSU;STO 終了条件のセットアップ時間 0.26 μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs Cb 各バス・ラインの容量性負荷 550 pF TDM ポートのタイミング要件 TA = 25℃、AVDD = IOVDD = 1.8V、すべての出力に 20pF の負荷 (特に記述のない限り) 最小値 最大値 単位 tH(SBCLK) SBCLK の High 期間 20 ns tL(SBCLK) SBCLK の Low 期間 20 ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns I²C のタイミング図 TDM と ICC のタイミング図 標準的特性 TA = 25℃、fs = 48kHz、Class-D スイッチング周波数=384kHz、入力信号 fIN = 1kHz - サイン、負荷=4Ω +15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE0 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE1 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE0 THD+N と周波数との関係 POUT= 0.1W PWR_MODE1 THD+N と周波数との関係 POUT = 1W PWR_MODE1 ICN と VBAT との関係 PWR_MODE1 ICN と PVDD との関係 PWR_MODE0 Class-D の振幅と周波数との関係 PWR_MODE1 Class-D の振幅と周波数との関係 fs= 96kHz PWR_MODE3 出力電力と PVDD との関係 VBAT1S = 5V PWR_MODE0/PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 効率と出力電力との関係 負荷=8Ω PWR_MODE1 効率と出力電力との関係 負荷=8Ω PWR_MODE0 AVDD PSRR と周波数との関係 PWR_MODE1 VBAT1S PSRR と周波数との関係 PWR_MODE1 PVDD PSRR と周波数との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE0 V/I の直線性と温度との関係 PWR_MODE1 AVDD のアイドル電流と AVDD との関係 PWR_MODE1 VBAT のアイドル電流と VBAT との関係 PWR_MODE1 PVDD のアイドル電流と PVDD との関係 PWR_MODE0 仕様 絶対最大定格 最小値 最大値 単位 電源電圧 AVDD -0.3 2 V IOVDD -0.3 5 V PVDD -0.3 26 V VBAT1S -0.3 6 V PVDD - VBAT1S -0.3 22 V 内部電源電圧 DREG -0.3 1.5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ PVDD は 23V より高い -20 85 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ PVDD は 23V より高い -20 150 ℃ 保存温度、Tstg -65 150 ℃ すべてのデジタル入力と IO はフェイルセーフです。 絶対最大定格 最小値 最大値 単位 電源電圧 AVDD -0.3 2 V IOVDD -0.3 5 V PVDD -0.3 26 V VBAT1S -0.3 6 V PVDD - VBAT1S -0.3 22 V 内部電源電圧 DREG -0.3 1.5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ PVDD は 23V より高い -20 85 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ PVDD は 23V より高い -20 150 ℃ 保存温度、Tstg -65 150 ℃ すべてのデジタル入力と IO はフェイルセーフです。 最小値 最大値 単位 電源電圧 AVDD -0.3 2 V IOVDD -0.3 5 V PVDD -0.3 26 V VBAT1S -0.3 6 V PVDD - VBAT1S -0.3 22 V 内部電源電圧 DREG -0.3 1.5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ PVDD は 23V より高い -20 85 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ PVDD は 23V より高い -20 150 ℃ 保存温度、Tstg -65 150 ℃ すべてのデジタル入力と IO はフェイルセーフです。 最小値 最大値 単位 電源電圧 AVDD -0.3 2 V IOVDD -0.3 5 V PVDD -0.3 26 V VBAT1S -0.3 6 V PVDD - VBAT1S -0.3 22 V 内部電源電圧 DREG -0.3 1.5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ PVDD は 23V より高い -20 85 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ PVDD は 23V より高い -20 150 ℃ 保存温度、Tstg -65 150 ℃ 最小値 最大値 単位 電源電圧 AVDD -0.3 2 V IOVDD -0.3 5 V PVDD -0.3 26 V VBAT1S -0.3 6 V PVDD - VBAT1S -0.3 22 V 内部電源電圧 DREG -0.3 1.5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ PVDD は 23V より高い -20 85 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ PVDD は 23V より高い -20 150 ℃ 保存温度、Tstg -65 150 ℃ 最小値 最大値 単位 最小値 最大値 単位 最小値最大値単位 電源電圧 AVDD -0.3 2 V IOVDD -0.3 5 V PVDD -0.3 26 V VBAT1S -0.3 6 V PVDD - VBAT1S -0.3 22 V 内部電源電圧 DREG -0.3 1.5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ PVDD は 23V より高い -20 85 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ PVDD は 23V より高い -20 150 ℃ 保存温度、Tstg -65 150 ℃ 電源電圧 AVDD -0.3 2 V 電源電圧AVDD-0.32V IOVDD -0.3 5 V IOVDD-0.35V PVDD -0.3 26 V PVDD-0.326V VBAT1S -0.3 6 V VBAT1S-0.36V PVDD - VBAT1S -0.3 22 V PVDD - VBAT1S-0.322V 内部電源電圧 DREG -0.3 1.5 V 内部電源電圧DREG-0.31.5V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE IOVDD 電源を基準とするデジタル IO -0.3 5 V IO 電圧#GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTE #GUID-B1A3F980-85B0-4AB5-84E1-2530D976B708/FAILSAFENOTEIOVDD 電源を基準とするデジタル IO-0.35V 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。 PVDD は 23V 以下 -40 85 ℃ 自由気流での動作温度 TA。デバイスは高い信頼性で正しく動作しますが、一部の性能特性が低下する可能性があります。APVDD は 23V 以下-4085℃ PVDD は 23V より高い -20 85 ℃ PVDD は 23V より高い-2085℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。 -20 70 ℃ 自由気流での性能温度 TP。すべての性能特性を満たしています。P-2070℃ 動作時の接合部温度、TJ PVDD は 23V 以下 -40 150 ℃ 動作時の接合部温度、TJ JPVDD は 23V 以下-40150℃ PVDD は 23V より高い -20 150 ℃ PVDD は 23V より高い-20150℃ 保存温度、Tstg -65 150 ℃ 保存温度、Tstg stg-65150℃ すべてのデジタル入力と IO はフェイルセーフです。 すべてのデジタル入力と IO はフェイルセーフです。 ESD 定格 値 単位 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 ESD 定格 値 単位 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 値 単位 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 値 単位 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 値 単位 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 値 単位 値 単位 値単位 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 V(ESD) 静電気放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 ±2000 V V(ESD) (ESD)静電気放電人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1 #GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/HBM_COMM1±2000 2000V デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 ±500 デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠#GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1 #GUID-FAF623BB-9022-4E55-B503-6FDF142C1AA5/CDM_COMM1±500 500 JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。 推奨動作条件 B 「絶対最大定格」および「推奨動作条件」で PVDD を 24V に更新し、-20℃の温度条件の脚注を追加。 yes 最小値 標準値 最大値 単位 AVDD 電源電圧 1.65 1.8 1.95 V IOVDD 電源電圧 3 3.3 3.6 V 1.65 1.8 1.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V 電源電圧 (性能) 3.4 5.5 RSPK スピーカのインピーダンス 3.2 Ω LSPK スピーカのインダクタンス 5 μH デバイスの機能は維持されますが、性能は低下します。 推奨動作条件 B 「絶対最大定格」および「推奨動作条件」で PVDD を 24V に更新し、-20℃の温度条件の脚注を追加。 yes B 「絶対最大定格」および「推奨動作条件」で PVDD を 24V に更新し、-20℃の温度条件の脚注を追加。 yes B 「絶対最大定格」および「推奨動作条件」で PVDD を 24V に更新し、-20℃の温度条件の脚注を追加。 yes B「絶対最大定格」および「推奨動作条件」で PVDD を 24V に更新し、-20℃の温度条件の脚注を追加。 yes 最小値 標準値 最大値 単位 AVDD 電源電圧 1.65 1.8 1.95 V IOVDD 電源電圧 3 3.3 3.6 V 1.65 1.8 1.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V 電源電圧 (性能) 3.4 5.5 RSPK スピーカのインピーダンス 3.2 Ω LSPK スピーカのインダクタンス 5 μH デバイスの機能は維持されますが、性能は低下します。 最小値 標準値 最大値 単位 AVDD 電源電圧 1.65 1.8 1.95 V IOVDD 電源電圧 3 3.3 3.6 V 1.65 1.8 1.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V 電源電圧 (性能) 3.4 5.5 RSPK スピーカのインピーダンス 3.2 Ω LSPK スピーカのインダクタンス 5 μH デバイスの機能は維持されますが、性能は低下します。 最小値 標準値 最大値 単位 AVDD 電源電圧 1.65 1.8 1.95 V IOVDD 電源電圧 3 3.3 3.6 V 1.65 1.8 1.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V 電源電圧 (性能) 3.4 5.5 RSPK スピーカのインピーダンス 3.2 Ω LSPK スピーカのインダクタンス 5 μH 最小値 標準値 最大値 単位 AVDD 電源電圧 1.65 1.8 1.95 V IOVDD 電源電圧 3 3.3 3.6 V 1.65 1.8 1.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V 電源電圧 (性能) 3.4 5.5 RSPK スピーカのインピーダンス 3.2 Ω LSPK スピーカのインダクタンス 5 μH 最小値 標準値 最大値 単位 最小値 標準値 最大値 単位 最小値標準値最大値単位 AVDD 電源電圧 1.65 1.8 1.95 V IOVDD 電源電圧 3 3.3 3.6 V 1.65 1.8 1.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V 電源電圧 (性能) 3.4 5.5 RSPK スピーカのインピーダンス 3.2 Ω LSPK スピーカのインダクタンス 5 μH AVDD 電源電圧 1.65 1.8 1.95 V AVDD電源電圧1.651.81.95V IOVDD 電源電圧 3 3.3 3.6 V IOVDD電源電圧33.33.6V 1.65 1.8 1.95 1.651.81.95 PVDD 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 3 24 V PVDD電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 #GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3動作時の最低自由気流温度および最低動作接合部温度は -20℃324V 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 3 23 動作時の最低自由気流温度および最低動作接合部温度は -40℃323 電源電圧 (性能) 動作時の最低自由気流温度および最低動作接合部温度は -20℃ 4.5 24 電源電圧 (性能)動作時の最低自由気流温度および最低動作接合部温度は -20℃4.524 動作時の最低自由気流温度および最低動作接合部温度は -40℃ 4.5 23 動作時の最低自由気流温度および最低動作接合部温度は -40℃4.523 VBAT1S 電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 2.7 5.5 V VBAT1S電源電圧 (機能)#GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA3 #GUID-BB312C95-EF0F-4316-A7B7-B93CB52FC3C5/GUID-97CD7D0A-02C6-4D04-BD33-808D1D8C4EA32.75.5V 電源電圧 (性能) 3.4 5.5 電源電圧 (性能)3.45.5 RSPK スピーカのインピーダンス 3.2 Ω RSPK SPKスピーカのインピーダンス3.2Ω LSPK スピーカのインダクタンス 5 μH LSPK SPKスピーカのインダクタンス5μH デバイスの機能は維持されますが、性能は低下します。 デバイスの機能は維持されますが、性能は低下します。 熱に関する情報 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 30 ピン RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、SPRA953 を参照してください。 熱に関する情報 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 30 ピン RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、SPRA953 を参照してください。 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 30 ピン RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、SPRA953 を参照してください。 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 30 ピン RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 30 ピン RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 30 ピン 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 HR_QFN 単位 熱評価基準#GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953 #GUID-AC51749A-FAEF-4996-AD6D-8FC9AC957C45/APPNOTE_SPRA953HR_QFN単位 30 ピン 30 ピン RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W RθJA 接合部から周囲への熱抵抗 47.7 °C/W RθJA θJA接合部から周囲への熱抵抗47.7°C/W RθJC(top) 接合部からケース (上面) への熱抵抗 25.2 °C/W RθJC(top) θJC(top)接合部からケース (上面) への熱抵抗25.2°C/W RθJB 接合部から基板への熱抵抗 10.7 °C/W RθJB θJB接合部から基板への熱抵抗10.7°C/W ψJT 接合部から上面への熱特性パラメータ 0.8 °C/W ψJT JT接合部から上面への熱特性パラメータ0.8°C/W ψJB 接合部から基板への熱特性パラメータ 10.5 °C/W ψJB JB接合部から基板への熱特性パラメータ10.5°C/W 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、SPRA953 を参照してください。 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、SPRA953 を参照してください。SPRA953 電気的特性 TA = 25℃、PVDD = 18V、VBAT1S = 3.8V、AVDD = 1.8V、IOVDD =1.8V、RL = 4Ω + 15μH、fin = 1kHz、fs = 48kHz、ゲイン = 21dBV、SDZ = 1、NG_EN=0、EN_LLSR=0、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4、セクション 7 に記載されるフィルタなしの状態で測定 (特に記述のない限り)。 パラメータ テスト条件 最小値 標準値 最大値 単位 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB POUT = 1W、fIN = 6.667kHz -84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE1 32 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE0 109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB チップ間群遅延 -1 1 μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms ボリューム・ランプ 6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms ボリューム・ランプ 6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ダイ温度センサ 分解能 8 ビット 最小温度測定範囲 -40 °C 最大温度測定範囲 150 °C ダイ温度分解能 1 °C ダイ温度精度 -5 5 °C 電圧モニタ 分解能 12 ビット PVDD の測定範囲 最小レベル 2 V 最大レベル 23 PVDD の分解能 22.5 mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV VBAT1S の測定範囲 最小レベル 2 V 最大レベル 6 VBAT1S の分解能 20 mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 PCM 再生特性 fs ≦ 48kHz fs 最小サンプル・レート 44.1 kHz 最大サンプル・レート 48 通過帯域リップルの周波数 0.454 fs 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB ストップ・バンド減衰 0.55 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs PCM 再生特性 fs > 48kHz fs 最小サンプル・レート 88.2 kHz 最大サンプル・レート 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB ストップ・バンド減衰 0.56 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs スピーカ電流センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカ電圧センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB フルスケール入力電圧 16 VPK 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % V と I の間の位相誤差 300 ns 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V UVLO がアサート解除されている 2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V UVLO がアサート解除されている 1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V UVLO がアサート解除されている 1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA SDZ = 0、VBAT1S 0.01 SDZ = 0、AVDD 0.14 SDZ = 0、IOVDD 0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、IOVDD 0.55 mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、AVDD 3 fs = 48kHz、IOVDD 0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 PWR_MODE0: CDS_MODE=10、VBAT1S_MODE=0 PWR_MODE1: CDS_MODE=00、VBAT1S_MODE=0 PWR_MODE2: CDS_MODE=11、VBAT1S_MODE=1 PWR_MODE3: CDS_MODE=01、VBAT1S_MODE=0 電気的特性 TA = 25℃、PVDD = 18V、VBAT1S = 3.8V、AVDD = 1.8V、IOVDD =1.8V、RL = 4Ω + 15μH、fin = 1kHz、fs = 48kHz、ゲイン = 21dBV、SDZ = 1、NG_EN=0、EN_LLSR=0、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4、セクション 7 に記載されるフィルタなしの状態で測定 (特に記述のない限り)。 パラメータ テスト条件 最小値 標準値 最大値 単位 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB POUT = 1W、fIN = 6.667kHz -84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE1 32 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE0 109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB チップ間群遅延 -1 1 μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms ボリューム・ランプ 6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms ボリューム・ランプ 6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ダイ温度センサ 分解能 8 ビット 最小温度測定範囲 -40 °C 最大温度測定範囲 150 °C ダイ温度分解能 1 °C ダイ温度精度 -5 5 °C 電圧モニタ 分解能 12 ビット PVDD の測定範囲 最小レベル 2 V 最大レベル 23 PVDD の分解能 22.5 mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV VBAT1S の測定範囲 最小レベル 2 V 最大レベル 6 VBAT1S の分解能 20 mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 PCM 再生特性 fs ≦ 48kHz fs 最小サンプル・レート 44.1 kHz 最大サンプル・レート 48 通過帯域リップルの周波数 0.454 fs 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB ストップ・バンド減衰 0.55 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs PCM 再生特性 fs > 48kHz fs 最小サンプル・レート 88.2 kHz 最大サンプル・レート 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB ストップ・バンド減衰 0.56 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs スピーカ電流センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカ電圧センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB フルスケール入力電圧 16 VPK 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % V と I の間の位相誤差 300 ns 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V UVLO がアサート解除されている 2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V UVLO がアサート解除されている 1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V UVLO がアサート解除されている 1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA SDZ = 0、VBAT1S 0.01 SDZ = 0、AVDD 0.14 SDZ = 0、IOVDD 0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、IOVDD 0.55 mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、AVDD 3 fs = 48kHz、IOVDD 0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 PWR_MODE0: CDS_MODE=10、VBAT1S_MODE=0 PWR_MODE1: CDS_MODE=00、VBAT1S_MODE=0 PWR_MODE2: CDS_MODE=11、VBAT1S_MODE=1 PWR_MODE3: CDS_MODE=01、VBAT1S_MODE=0 TA = 25℃、PVDD = 18V、VBAT1S = 3.8V、AVDD = 1.8V、IOVDD =1.8V、RL = 4Ω + 15μH、fin = 1kHz、fs = 48kHz、ゲイン = 21dBV、SDZ = 1、NG_EN=0、EN_LLSR=0、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4、セクション 7 に記載されるフィルタなしの状態で測定 (特に記述のない限り)。 パラメータ テスト条件 最小値 標準値 最大値 単位 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB POUT = 1W、fIN = 6.667kHz -84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE1 32 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE0 109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB チップ間群遅延 -1 1 μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms ボリューム・ランプ 6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms ボリューム・ランプ 6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ダイ温度センサ 分解能 8 ビット 最小温度測定範囲 -40 °C 最大温度測定範囲 150 °C ダイ温度分解能 1 °C ダイ温度精度 -5 5 °C 電圧モニタ 分解能 12 ビット PVDD の測定範囲 最小レベル 2 V 最大レベル 23 PVDD の分解能 22.5 mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV VBAT1S の測定範囲 最小レベル 2 V 最大レベル 6 VBAT1S の分解能 20 mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 PCM 再生特性 fs ≦ 48kHz fs 最小サンプル・レート 44.1 kHz 最大サンプル・レート 48 通過帯域リップルの周波数 0.454 fs 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB ストップ・バンド減衰 0.55 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs PCM 再生特性 fs > 48kHz fs 最小サンプル・レート 88.2 kHz 最大サンプル・レート 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB ストップ・バンド減衰 0.56 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs スピーカ電流センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカ電圧センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB フルスケール入力電圧 16 VPK 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % V と I の間の位相誤差 300 ns 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V UVLO がアサート解除されている 2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V UVLO がアサート解除されている 1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V UVLO がアサート解除されている 1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA SDZ = 0、VBAT1S 0.01 SDZ = 0、AVDD 0.14 SDZ = 0、IOVDD 0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、IOVDD 0.55 mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、AVDD 3 fs = 48kHz、IOVDD 0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 PWR_MODE0: CDS_MODE=10、VBAT1S_MODE=0 PWR_MODE1: CDS_MODE=00、VBAT1S_MODE=0 PWR_MODE2: CDS_MODE=11、VBAT1S_MODE=1 PWR_MODE3: CDS_MODE=01、VBAT1S_MODE=0 TA = 25℃、PVDD = 18V、VBAT1S = 3.8V、AVDD = 1.8V、IOVDD =1.8V、RL = 4Ω + 15μH、fin = 1kHz、fs = 48kHz、ゲイン = 21dBV、SDZ = 1、NG_EN=0、EN_LLSR=0、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4、セクション 7 に記載されるフィルタなしの状態で測定 (特に記述のない限り)。 パラメータ テスト条件 最小値 標準値 最大値 単位 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB POUT = 1W、fIN = 6.667kHz -84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE1 32 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE0 109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB チップ間群遅延 -1 1 μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms ボリューム・ランプ 6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms ボリューム・ランプ 6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ダイ温度センサ 分解能 8 ビット 最小温度測定範囲 -40 °C 最大温度測定範囲 150 °C ダイ温度分解能 1 °C ダイ温度精度 -5 5 °C 電圧モニタ 分解能 12 ビット PVDD の測定範囲 最小レベル 2 V 最大レベル 23 PVDD の分解能 22.5 mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV VBAT1S の測定範囲 最小レベル 2 V 最大レベル 6 VBAT1S の分解能 20 mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 PCM 再生特性 fs ≦ 48kHz fs 最小サンプル・レート 44.1 kHz 最大サンプル・レート 48 通過帯域リップルの周波数 0.454 fs 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB ストップ・バンド減衰 0.55 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs PCM 再生特性 fs > 48kHz fs 最小サンプル・レート 88.2 kHz 最大サンプル・レート 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB ストップ・バンド減衰 0.56 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs スピーカ電流センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカ電圧センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB フルスケール入力電圧 16 VPK 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % V と I の間の位相誤差 300 ns 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V UVLO がアサート解除されている 2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V UVLO がアサート解除されている 1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V UVLO がアサート解除されている 1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA SDZ = 0、VBAT1S 0.01 SDZ = 0、AVDD 0.14 SDZ = 0、IOVDD 0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、IOVDD 0.55 mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、AVDD 3 fs = 48kHz、IOVDD 0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 TA = 25℃、PVDD = 18V、VBAT1S = 3.8V、AVDD = 1.8V、IOVDD =1.8V、RL = 4Ω + 15μH、fin = 1kHz、fs = 48kHz、ゲイン = 21dBV、SDZ = 1、NG_EN=0、EN_LLSR=0、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4、セクション 7 に記載されるフィルタなしの状態で測定 (特に記述のない限り)。A Lins#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 パラメータ テスト条件 最小値 標準値 最大値 単位 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB POUT = 1W、fIN = 6.667kHz -84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE1 32 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE0 109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB チップ間群遅延 -1 1 μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms ボリューム・ランプ 6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms ボリューム・ランプ 6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ダイ温度センサ 分解能 8 ビット 最小温度測定範囲 -40 °C 最大温度測定範囲 150 °C ダイ温度分解能 1 °C ダイ温度精度 -5 5 °C 電圧モニタ 分解能 12 ビット PVDD の測定範囲 最小レベル 2 V 最大レベル 23 PVDD の分解能 22.5 mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV VBAT1S の測定範囲 最小レベル 2 V 最大レベル 6 VBAT1S の分解能 20 mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 PCM 再生特性 fs ≦ 48kHz fs 最小サンプル・レート 44.1 kHz 最大サンプル・レート 48 通過帯域リップルの周波数 0.454 fs 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB ストップ・バンド減衰 0.55 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs PCM 再生特性 fs > 48kHz fs 最小サンプル・レート 88.2 kHz 最大サンプル・レート 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB ストップ・バンド減衰 0.56 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs スピーカ電流センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカ電圧センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB フルスケール入力電圧 16 VPK 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % V と I の間の位相誤差 300 ns 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V UVLO がアサート解除されている 2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V UVLO がアサート解除されている 1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V UVLO がアサート解除されている 1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA SDZ = 0、VBAT1S 0.01 SDZ = 0、AVDD 0.14 SDZ = 0、IOVDD 0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、IOVDD 0.55 mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、AVDD 3 fs = 48kHz、IOVDD 0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 パラメータ テスト条件 最小値 標準値 最大値 単位 パラメータ テスト条件 最小値 標準値 最大値 単位 パラメータテスト条件最小値標準値最大値単位 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB POUT = 1W、fIN = 6.667kHz -84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE1 32 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE0 109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB チップ間群遅延 -1 1 μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms ボリューム・ランプ 6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms ボリューム・ランプ 6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ダイ温度センサ 分解能 8 ビット 最小温度測定範囲 -40 °C 最大温度測定範囲 150 °C ダイ温度分解能 1 °C ダイ温度精度 -5 5 °C 電圧モニタ 分解能 12 ビット PVDD の測定範囲 最小レベル 2 V 最大レベル 23 PVDD の分解能 22.5 mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV VBAT1S の測定範囲 最小レベル 2 V 最大レベル 6 VBAT1S の分解能 20 mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 PCM 再生特性 fs ≦ 48kHz fs 最小サンプル・レート 44.1 kHz 最大サンプル・レート 48 通過帯域リップルの周波数 0.454 fs 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB ストップ・バンド減衰 0.55 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs PCM 再生特性 fs > 48kHz fs 最小サンプル・レート 88.2 kHz 最大サンプル・レート 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB ストップ・バンド減衰 0.56 以上の fs 60 dB 1 以上の fs 65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs スピーカ電流センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカ電圧センス 分解能 16 ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB フルスケール入力電圧 16 VPK 差動モード・ゲイン 0.98 1.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 群遅延 5 1/fs スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % V と I の間の位相誤差 300 ns 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V UVLO がアサート解除されている 2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V UVLO がアサート解除されている 1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V UVLO がアサート解除されている 1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA SDZ = 0、VBAT1S 0.01 SDZ = 0、AVDD 0.14 SDZ = 0、IOVDD 0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、IOVDD 0.55 mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、AVDD 3 fs = 48kHz、IOVDD 0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、IOVDD 0.02 デジタル入出力 デジタル入出力 VIH High レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.7×IOVDD V VIH IHHigh レベル・デジタル入力ロジック電圧スレッショルドすべてのデジタル・ピン0.7×IOVDDV VIL Low レベル・デジタル入力ロジック電圧スレッショルド すべてのデジタル・ピン 0.3 × IOVDD V VIL ILLow レベル・デジタル入力ロジック電圧スレッショルドすべてのデジタル・ピン0.3 × IOVDDV VOH High レベル・デジタル出力電圧 SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。 IOVDD-0.2V V VOH OHHigh レベル・デジタル出力電圧SDA、SCL、IRQZ、BYP_EN を除くすべてのデジタル・ピン。IOH = 100μA。OHIOVDD-0.2VV VOL Low レベル・デジタル出力電圧 SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。 0.2 V VOL OLLow レベル・デジタル出力電圧SDA、SCL、IRQZ、BY_EN を除くすべてのデジタル・ピン。IOL = -100μA。OL0.2V VOL(I2C) Low レベル・デジタル出力電圧 SDA および SCL。IOL = -1mA。 0.2 x IOVDD V VOL(I2C) OL(I2C)Low レベル・デジタル出力電圧SDA および SCL。IOL = -1mA。OL0.2 x IOVDDV VOL(IRQZ) IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧 IRQZ、BY_EN。IOL = -1mA。 0.2 V VOL(IRQZ) OL(IRQZ)IRQZ および BY_EN オープン・ドレイン出力への Low レベル・デジタル出力電圧IRQZ、BY_EN。IOL = -1mA。OL0.2V IIH デジタル入力への入力ロジック High リーケージ すべてのデジタル・ピン。入力 = 電源レール。 -1 1 μA IIH IHデジタル入力への入力ロジック High リーケージすべてのデジタル・ピン。入力 = 電源レール。-11μA IIL デジタル入力への入力ロジック Low リーケージ すべてのデジタル・ピン。入力 = GND。 -1 1 μA IIL ILデジタル入力への入力ロジック Low リーケージすべてのデジタル・ピン。入力 = GND。-11μA CIN デジタル入力の入力容量 すべてのデジタル・ピン 5 pF CIN INデジタル入力の入力容量すべてのデジタル・ピン5pF RPD オンにアサートされたときの IO ピンのプルダウン抵抗 18 kΩ RPD PDオンにアサートされたときの IO ピンのプルダウン抵抗18kΩ ROS VSNS 抵抗への OUT 負荷が切断された状態 10 kΩ ROS OSVSNS 抵抗への OUT負荷が切断された状態10kΩ IO 出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 8 mA IO出力電流強度 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。 電源電圧より 0.4V 低く GND より 0.4V 高い値で測定。8mA アンプ性能 アンプ性能 POUT ピーク出力電力 THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 30 W POUT OUTピーク出力電力THD+N = 10%、VBAT1S = 5V、PWR_MODE0#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK、PWR_MODE1#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/SFEWM6QSCGDK#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-430W 最大連続出力電力 THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1 25 最大連続出力電力THD+N = 1%、VBAT1S= 5V、PWR_MODE0、PWR_MODE1VBAT1S25 システム効率 POUT = 1W、VBAT1S= 5V、PWR_MODE1 85 % システム効率POUT = 1W、VBAT1S= 5V、PWR_MODE1OUTVBAT1S85% POUT = 1W、VBAT1S= 5V、PWR_MODE0 79 POUT = 1W、VBAT1S= 5V、PWR_MODE0OUTVBAT1S79 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1 85 POUT = 3W、VBAT1S= 5V、PWR_MODE0 および PWR_MODE1OUTVBAT1S85 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1 88 POUT = 8W、VBAT1S = 5V、PWR_MODE0 および PWR_MODE1OUTVBAT1S88 THD+N 全高調波歪およびノイズ POUT = 1W -84 dB THD+N全高調波歪およびノイズPOUT = 1WOUT-84dB POUT = 1W、fIN = 6.667kHz -84 POUT = 1W、fIN = 6.667kHzOUTIN-84 IMD 相互変調歪 ITU-R、19kHz/20kHz、1: 1: 12.5W -83 dB IMD相互変調歪ITU-R、19kHz/20kHz、1: 1: 12.5W-83dB VN アイドル・チャネル・ノイズ A-Weighted、20Hz～20kHz、PWR_MODE0 40 μV VN Nアイドル・チャネル・ノイズA-Weighted、20Hz～20kHz、PWR_MODE040μV A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 34 A-Weighted、20Hz～20kHz、PWR_MODE2 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-41 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-4134 A-Weighted、20Hz～20kHz、PWR_MODE1 32 A-Weighted、20Hz～20kHz、PWR_MODE132 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期) A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定 34 超音波チャープを伴うアイドル・チャネル・ノイズ (100μs デューティ・サイクル、25ms 周期)A-Weighted、20Hz～20kHz、VBAT1S = 5V、PWR_MODE3 #GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42、1VPeak、レジスタ 0x73 を E0h に設定#GUID-5D10BE11-92E1-435C-B440-2E98791871AD/T5334641-42Peak34 FPWM Class-D PWM スイッチング周波数 拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0 384 kHz FPWM PWMClass-D PWM スイッチング周波数拡散スペクトラム・モードでの平均周波数、CLASSD_SYNC=0384kHz 固定周波数モード、CLASSD_SYNC=0 384 固定周波数モード、CLASSD_SYNC=0384 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHz 352.8 固定周波数モード、CLASSD_SYNC=1、fs = 44.1、88.2kHzs352.8 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHz 384 固定周波数モード、CLASSD_SYNC=1、fs = 48、96kHzs384 VOS 出力オフセット電圧 アイドル・モード -1.3 ±0.33 1.3 mV VOS OS出力オフセット電圧アイドル・モード-1.3±0.331.3mV DNR ダイナミック・レンジ A-Weighted、-60dBFS 110 dB DNRダイナミック・レンジA-Weighted、-60dBFS110dB A-Weighted、-60dBFS、PWR_MODE2 109 A-Weighted、-60dBFS、PWR_MODE2109 A-Weighted、-60dBFS、PWR_MODE0 109 A-Weighted、-60dBFS、PWR_MODE0109 SNR 信号対雑音比 A-Weighted、1% THD+N 出力レベルを基準 110 dB SNR信号対雑音比A-Weighted、1% THD+N 出力レベルを基準110dB A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2 110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE2110 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0 109 A-Weighted、1% THD+N 出力レベルを基準、PWR_MODE0109 KCP クリックおよびポップ性能 アイドル・モード、シャットダウンの開始時と終了時、A-Weighted 0.8 mV KCP CPクリックおよびポップ性能アイドル・モード、シャットダウンの開始時と終了時、A-Weighted0.8mV フルスケール出力電圧 fs ≦ 48kHz 21 dBV フルスケール出力電圧fs ≦ 48kHzs21dBV プログラム可能な最小ゲイン fs ≦ 48kHz 11 dBV プログラム可能な最小ゲインfs ≦ 48kHzs11dBV プログラム可能な最大ゲイン fs ≦ 48kHz 21 プログラム可能な最大ゲインfs ≦ 48kHzs21 プログラム可能な出力レベルのステップ・サイズ 0.5 dB プログラム可能な出力レベルのステップ・サイズ0.5dB ミュート減衰 デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中 108 dB ミュート減衰デバイスはソフトウェア・シャットダウン中、または通常動作でミュート中108dB チップ間群遅延 -1 1 μs チップ間群遅延-11μs PVDD 電源除去比 PVDD = 18V + 200mVpp、fripple = 217Hz 118 dB PVDD 電源除去比PVDD = 18V + 200mVpp、fripple = 217Hzppripple118dB PVDD = 18V + 200mVpp、fripple = 1kHz 110 PVDD = 18V + 200mVpp、fripple = 1kHzppripple110 PVDD = 18V + 200mVpp、fripple = 20kHz 95 PVDD = 18V + 200mVpp、fripple = 20kHzppripple95 VBAT1S 電源除去比 VBAT1S = 3.8V + 200mVpp、fripple = 217Hz 114 dB VBAT1S 電源除去比VBAT1S = 3.8V + 200mVpp、fripple = 217Hzppripple114dB VBAT1S = 3.8V + 200mVpp、fripple = 1kHz 110 VBAT1S = 3.8V + 200mVpp、fripple = 1kHzppripple110 VBAT1S = 3.8V + 200mVpp、fripple = 20kHz 90 VBAT1S = 3.8V + 200mVpp、fripple = 20kHzppripple90 AVDD 電源除去比 AVDD = 1.8V + 200mVpp、fripple = 217Hz 105 dB AVDD 電源除去比AVDD = 1.8V + 200mVpp、fripple = 217Hzppripple105dB AVDD = 1.8V + 200mVpp、fripple = 1kHz 104 AVDD = 1.8V + 200mVpp、fripple = 1kHzppripple104 AVDD = 1.8V + 200mVpp、fripple = 20kHz 87 AVDD = 1.8V + 200mVpp、fripple = 20kHzppripple87 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 dB 電源相互変調 PVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mWPVDD-120dB VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 VBAT1S、217Hz、100mVpp、入力 f = 1kHz @ 400mWVBAT1S-120 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW -80 AVDD、217Hz、100mVpp、入力 f = 1kHz @ 400mW-80 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW -120 IOVDD 217Hz、100mVpp、入力 f = 1kHz @ 400mW-120 SW シャットダウンのリリースからのターンオン時間 ボリューム・ランプなし 1.12 ms SW シャットダウンのリリースからのターンオン時間ボリューム・ランプなし1.12ms ボリューム・ランプ 6.7 ボリューム・ランプ6.7 SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間 ボリューム・ランプなし 0.56 ms SW シャットダウンのアサートからアンプのハイ・インピーダンスまでのターンオフ時間ボリューム・ランプなし0.56ms ボリューム・ランプ 6 ボリューム・ランプ6 HW シャットダウンから復帰して最初の I2C コマンドまで 1 ms HW シャットダウンから復帰して最初の I2C コマンドまで21ms 診断ジェネレータ 診断ジェネレータ THD+N 全高調波歪およびノイズ Pout = 1W -82 dB THD+N全高調波歪およびノイズPout = 1W-82dB ferr 周波数誤差 内部発振器を使用：DG_CLK = 0 2 % ferr err周波数誤差内部発振器を使用：DG_CLK = 02% ダイ温度センサ ダイ温度センサ 分解能 8 ビット 分解能8ビット 最小温度測定範囲 -40 °C 最小温度測定範囲-40°C 最大温度測定範囲 150 °C 最大温度測定範囲150°C ダイ温度分解能 1 °C ダイ温度分解能1°C ダイ温度精度 -5 5 °C ダイ温度精度-55°C 電圧モニタ 電圧モニタ 分解能 12 ビット 分解能12ビット PVDD の測定範囲 最小レベル 2 V PVDD の測定範囲PVDD最小レベル2V 最大レベル 23 最大レベル23 PVDD の分解能 22.5 mV PVDD の分解能PVDD22.5mV PVDD の精度 2V ≦ PVDDV ≦ 23V ±60 mV PVDD の精度PVDD2V ≦ PVDDV ≦ 23VPVDD±60mV VBAT1S の測定範囲 最小レベル 2 V VBAT1S の測定範囲VBAT1S最小レベル2V 最大レベル 6 最大レベル6 VBAT1S の分解能 20 mV VBAT1S の分解能VBAT1S20mV VBAT1S の精度 2.3V ≦ VBAT1S ≦ 6V ±20 mV VBAT1S の精度VBAT1S2.3V ≦ VBAT1S ≦ 6VVBAT1S±20mV TDM シリアル・オーディオ・ポート TDM シリアル・オーディオ・ポート 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 kHz 最小 PCM サンプル・レートと FSYNC 入力周波数 44.1 44.1kHz 最大 PCM サンプル・レートと FSYNC 入力周波数 96 最大 PCM サンプル・レートと FSYNC 入力周波数 96 96 最小 SBCLK 入力周波数 I2S/TDM での動作 0.7056 MHz 最小 SBCLK 入力周波数I2S/TDM での動作2 0.7056 0.7056MHz 最大 SBCLK 入力周波数 I2S/TDM での動作 24.576 最大 SBCLK 入力周波数I2S/TDM での動作224.576 SBCLK の最大入力ジッタ 性能を低下させない許容範囲 40kHz 未満の RMS ジッタ 0.5 ns SBCLK の最大入力ジッタ性能を低下させない許容範囲 40kHz 未満の RMS ジッタ0.5ns 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ 1 性能を低下させない許容範囲 40kHz 以上の RMS ジッタ1 I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 16 サイクル I2S および TDM モードにおける FSYNC 当たりの最小 SBCLK サイクル2その他の値：24、32、48、64、96、125、128、192、250、256、384、50016サイクル I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル その他の値：24、32、48、64、96、125、128、192、250、256、384、500 512 I2S および TDM モードにおける FSYNC 当たりの最大 SBCLK サイクル2その他の値：24、32、48、64、96、125、128、192、250、256、384、500512 PCM 再生特性 fs ≦ 48kHz PCM 再生特性 fs ≦ 48kHzs fs 最小サンプル・レート 44.1 kHz fs s最小サンプル・レート 44.1 44.1kHz 最大サンプル・レート 48 最大サンプル・レート48 通過帯域リップルの周波数 0.454 fs 通過帯域リップルの周波数0.454fs s 通過帯域リップル LPF のカットオフ周波数に 20Hz -0.15 0.15 dB 通過帯域リップルLPF のカットオフ周波数に 20Hz-0.150.15dB ストップ・バンド減衰 0.55 以上の fs 60 dB ストップ・バンド減衰0.55 以上の fs s60dB 1 以上の fs 65 1 以上の fs s65 群遅延 (ノイズ・ゲートを含む) DC から 0.454 fs まで、DC ブロッカはディセーブル 19 1/fs 群遅延 (ノイズ・ゲートを含む)DC から 0.454 fs まで、DC ブロッカはディセーブルs191/fs s PCM 再生特性 fs > 48kHz PCM 再生特性 fs > 48kHzs fs 最小サンプル・レート 88.2 kHz fs最小サンプル・レート88.2kHz 最大サンプル・レート 96 最大サンプル・レート 96 96 通過帯域リップルの周波数 fs = 96kHz 0.437 fs 通過帯域リップルの周波数fs = 96kHzs0.437fs s 通過帯域 3db 周波数 fs = 96kHz 0.459 fs 通過帯域 3db 周波数fs = 96kHzs0.459fs s 通過帯域リップル DC から LPF へのカットオフ周波数 -0.5 0.5 dB 通過帯域リップルDC から LPF へのカットオフ周波数-0.50.5dB ストップ・バンド減衰 0.56 以上の fs 60 dB ストップ・バンド減衰0.56 以上の fs s60dB 1 以上の fs 65 1 以上の fs s65 群遅延 (ノイズ・ゲートを含む) DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブル 35 1/fs 群遅延 (ノイズ・ゲートを含む)DC から 0.375 fs まで (96kHz の場合)、DC ブロッカはディセーブルs351/fs s スピーカ電流センス スピーカ電流センス 分解能 16 ビット 分解能16ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS。 70 dB DNRダイナミック・レンジ重み付けなし、基準は 0dBFS。70dB THD+N 全高調波歪およびノイズ Pout = 15W -64 dB THD+N全高調波歪およびノイズPout = 15W-64dB フルスケール入力電流 -6dBFS で測定。0dBFS で再スケーリング。 5 A フルスケール入力電流-6dBFS で測定。0dBFS で再スケーリング。5A 差動モード・ゲイン 0.98 1.02 差動モード・ゲイン0.981.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 周波数応答20Hz～20kHz-0.10.1dB 群遅延 5 1/fs 群遅延51/fs s スピーカ電圧センス スピーカ電圧センス 分解能 16 ビット 分解能16ビット DNR ダイナミック・レンジ 重み付けなし、基準は 0dBFS 75 dB DNRダイナミック・レンジ重み付けなし、基準は 0dBFS75dB THD+N 全高調波歪およびノイズ Pout = 15W -71 dB THD+N全高調波歪およびノイズPout = 15W-71dB フルスケール入力電圧 16 VPK フルスケール入力電圧16VPK PK 差動モード・ゲイン 0.98 1.02 差動モード・ゲイン0.981.02 周波数応答 20Hz～20kHz -0.1 0.1 dB 周波数応答20Hz～20kHz-0.10.1dB 群遅延 5 1/fs 群遅延51/fs s スピーカの電圧 / 電流センス比 スピーカの電圧 / 電流センス比 ゲインの直線性 Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1 -1 1 % ゲインの直線性Pout ≧ 40mW から 0.1% THD+N。40Hz、-40dBFS のパイロット・トーンを使用、PWR_MODE0 および PWR_MODE1-11% 温度範囲全体でのゲイン誤差 -20°C～70°C、Pout = 1W ±0.6 % 温度範囲全体でのゲイン誤差-20°C～70°C、Pout = 1W±0.6% V と I の間の位相誤差 300 ns V と I の間の位相誤差300ns 保護回路 保護回路 最初のアタックに対するブラウンアウト防止レイテンシ BOP_SRC = 1 19 μs 最初のアタックに対するブラウンアウト防止レイテンシBOP_SRC = 119μs サーマル・シャットダウン温度 142 °C サーマル・シャットダウン温度142°C サーマル・シャットダウンの再試行 OTE_RETRY = 1 1.5 s サーマル・シャットダウンの再試行OTE_RETRY = 11.5s PVDD の出力過電流制限 出力から出力、出力から GND、または出力から PVDD への短絡 5.5 6.6 A PVDD の出力過電流制限PVDD出力から出力、出力から GND、または出力から PVDD への短絡5.56.6A VBAT1S の出力過電流制限 出力から出力、出力から GND、または出力から VBAT1S への短絡 2 2.6 A VBAT1S の出力過電流制限VBAT1S出力から出力、出力から GND、または出力から VBAT1S への短絡22.6A VBAT1S 低電圧誤動作防止スレッショルド UVLO がアサートされている 2 V VBAT1S 低電圧誤動作防止スレッショルドVBAT1SUVLO がアサートされている2V UVLO がアサート解除されている 2.16 UVLO がアサート解除されている2.16 AVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.45 V AVDD 低電圧誤動作防止スレッショルドUVLO がアサートされている1.45V UVLO がアサート解除されている 1.51 UVLO がアサート解除されている1.51 IOVDD 低電圧誤動作防止スレッショルド UVLO がアサートされている 1.13 V IOVDD 低電圧誤動作防止スレッショルドUVLO がアサートされている1.13V UVLO がアサート解除されている 1.25 UVLO がアサート解除されている1.25 VBAT1S 内部 LDO 低電圧誤動作防止スレッショルド UVLO がアサートされている 4 V VBAT1S 内部 LDO 低電圧誤動作防止スレッショルドVBAT1SUVLO がアサートされている4V 標準消費電流 標準消費電流 ハードウェア・シャットダウン SDZ = 0、PVDD 0.05 μA ハードウェア・シャットダウンSDZ = 0、PVDD0.05μA SDZ = 0、VBAT1S 0.01 SDZ = 0、VBAT1S0.01 SDZ = 0、AVDD 0.14 SDZ = 0、AVDD0.14 SDZ = 0、IOVDD 0.005 SDZ = 0、IOVDD0.005 ソフトウェア・シャットダウン すべてのクロックが停止、PVDD 0.05 μA ソフトウェア・シャットダウンすべてのクロックが停止、PVDD0.05μA すべてのクロックが停止、VBAT1S 0.5 すべてのクロックが停止、VBAT1S0.5 すべてのクロックが停止、AVDD 10.2 すべてのクロックが停止、AVDD10.2 すべてのクロックが停止、IOVDD 0.55 すべてのクロックが停止、IOVDD0.55 mA mA ノイズ・ゲート・モード fs = 48kHz、PVDD 0.012 ノイズ・ゲート・モードfs = 48kHz、PVDDs0.012 fs = 48kHz、VBAT1S 0.13 fs = 48kHz、VBAT1Ss0.13 fs = 48kHz、AVDD 3 fs = 48kHz、AVDDs3 fs = 48kHz、IOVDD 0.01 fs = 48kHz、IOVDDs0.01 アイドル・モード - PWR_MODE1 fs = 48kHz、PVDD 0.04 mA アイドル・モード - PWR_MODE1fs = 48kHz、PVDDs0.04mA fs = 48kHz、VBAT1S 2.2 fs = 48kHz、VBAT1Ss2.2 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = イネーブルs9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、AVDD、IV センス = ディセーブルs6.8 fs = 48kHz、IOVDD 0.02 fs = 48kHz、IOVDDs0.02 アイドル・モード - PWR_MODE2 fs = 48kHz、PVDD 3 mA アイドル・モード - PWR_MODE2fs = 48kHz、PVDDs3mA fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = イネーブルs9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、AVDD、IV センス = ディセーブルs6.8 fs = 48kHz、IOVDD 0.02 fs = 48kHz、IOVDDs0.02 アイドル・モード - PWR_MODE0 fs = 48kHz、PVDD 2.28 mA アイドル・モード - PWR_MODE0fs = 48kHz、PVDDs2.28mA fs = 48kHz、VBAT1S 2.1 fs = 48kHz、VBAT1Ss2.1 fs = 48kHz、AVDD、IV センス = イネーブル 9.2 fs = 48kHz、AVDD、IV センス = イネーブルs9.2 fs = 48kHz、AVDD、IV センス = ディセーブル 6.8 fs = 48kHz、AVDD、IV センス = ディセーブルs6.8 fs = 48kHz、IOVDD 0.02 fs = 48kHz、IOVDDs0.02 PWR_MODE0: CDS_MODE=10、VBAT1S_MODE=0 PWR_MODE1: CDS_MODE=00、VBAT1S_MODE=0 PWR_MODE2: CDS_MODE=11、VBAT1S_MODE=1 PWR_MODE3: CDS_MODE=01、VBAT1S_MODE=0 PWR_MODE0: CDS_MODE=10、VBAT1S_MODE=0PWR_MODE0 PWR_MODE1: CDS_MODE=00、VBAT1S_MODE=0PWR_MODE1 PWR_MODE2: CDS_MODE=11、VBAT1S_MODE=1PWR_MODE2 PWR_MODE3: CDS_MODE=01、VBAT1S_MODE=0PWR_MODE3 I²C のタイミング要件 TA = 25℃、AVDD = IOVDD = 1.8V (特に記述のない限り) 最小値 最大値 単位 標準モード fSCL SCL クロック周波数 0 100 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tLOW SCL クロックの Low の時間 4.7 μs tHIGH SCL クロックの High の時間 4 μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tSU;DAT データ・セットアップ時間 250 ns tr SDA と SCL の立ち上がり時間 1000 ns tf SDA と SCL の立ち下がり時間 300 ns tSU;STO 終了条件のセットアップ時間 4 μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs Cb 各バス・ラインの容量性負荷 400 pF Fast モード fSCL SCL クロック周波数 0 400 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tLOW SCL クロックの Low の時間 1.3 μs tHIGH SCL クロックの High の時間 0.6 μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tSU;DAT データ・セットアップ時間 100 ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tSU;STO 終了条件のセットアップ時間 0.6 μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Fast+ モード fSCL SCL クロック周波数 1000 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tLOW SCL クロックの Low の時間 0.5 μs tHIGH SCL クロックの High の時間 0.26 μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tSU;DAT データ・セットアップ時間 50 ns tr SDA と SCL の立ち上がり時間 120 ns tf SDA と SCL の立ち下がり時間 120 ns tSU;STO 終了条件のセットアップ時間 0.26 μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs Cb 各バス・ラインの容量性負荷 550 pF I²C のタイミング要件2 TA = 25℃、AVDD = IOVDD = 1.8V (特に記述のない限り) 最小値 最大値 単位 標準モード fSCL SCL クロック周波数 0 100 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tLOW SCL クロックの Low の時間 4.7 μs tHIGH SCL クロックの High の時間 4 μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tSU;DAT データ・セットアップ時間 250 ns tr SDA と SCL の立ち上がり時間 1000 ns tf SDA と SCL の立ち下がり時間 300 ns tSU;STO 終了条件のセットアップ時間 4 μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs Cb 各バス・ラインの容量性負荷 400 pF Fast モード fSCL SCL クロック周波数 0 400 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tLOW SCL クロックの Low の時間 1.3 μs tHIGH SCL クロックの High の時間 0.6 μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tSU;DAT データ・セットアップ時間 100 ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tSU;STO 終了条件のセットアップ時間 0.6 μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Fast+ モード fSCL SCL クロック周波数 1000 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tLOW SCL クロックの Low の時間 0.5 μs tHIGH SCL クロックの High の時間 0.26 μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tSU;DAT データ・セットアップ時間 50 ns tr SDA と SCL の立ち上がり時間 120 ns tf SDA と SCL の立ち下がり時間 120 ns tSU;STO 終了条件のセットアップ時間 0.26 μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs Cb 各バス・ラインの容量性負荷 550 pF TA = 25℃、AVDD = IOVDD = 1.8V (特に記述のない限り) 最小値 最大値 単位 標準モード fSCL SCL クロック周波数 0 100 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tLOW SCL クロックの Low の時間 4.7 μs tHIGH SCL クロックの High の時間 4 μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tSU;DAT データ・セットアップ時間 250 ns tr SDA と SCL の立ち上がり時間 1000 ns tf SDA と SCL の立ち下がり時間 300 ns tSU;STO 終了条件のセットアップ時間 4 μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs Cb 各バス・ラインの容量性負荷 400 pF Fast モード fSCL SCL クロック周波数 0 400 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tLOW SCL クロックの Low の時間 1.3 μs tHIGH SCL クロックの High の時間 0.6 μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tSU;DAT データ・セットアップ時間 100 ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tSU;STO 終了条件のセットアップ時間 0.6 μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Fast+ モード fSCL SCL クロック周波数 1000 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tLOW SCL クロックの Low の時間 0.5 μs tHIGH SCL クロックの High の時間 0.26 μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tSU;DAT データ・セットアップ時間 50 ns tr SDA と SCL の立ち上がり時間 120 ns tf SDA と SCL の立ち下がり時間 120 ns tSU;STO 終了条件のセットアップ時間 0.26 μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs Cb 各バス・ラインの容量性負荷 550 pF TA = 25℃、AVDD = IOVDD = 1.8V (特に記述のない限り) 最小値 最大値 単位 標準モード fSCL SCL クロック周波数 0 100 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tLOW SCL クロックの Low の時間 4.7 μs tHIGH SCL クロックの High の時間 4 μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tSU;DAT データ・セットアップ時間 250 ns tr SDA と SCL の立ち上がり時間 1000 ns tf SDA と SCL の立ち下がり時間 300 ns tSU;STO 終了条件のセットアップ時間 4 μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs Cb 各バス・ラインの容量性負荷 400 pF Fast モード fSCL SCL クロック周波数 0 400 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tLOW SCL クロックの Low の時間 1.3 μs tHIGH SCL クロックの High の時間 0.6 μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tSU;DAT データ・セットアップ時間 100 ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tSU;STO 終了条件のセットアップ時間 0.6 μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Fast+ モード fSCL SCL クロック周波数 1000 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tLOW SCL クロックの Low の時間 0.5 μs tHIGH SCL クロックの High の時間 0.26 μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tSU;DAT データ・セットアップ時間 50 ns tr SDA と SCL の立ち上がり時間 120 ns tf SDA と SCL の立ち下がり時間 120 ns tSU;STO 終了条件のセットアップ時間 0.26 μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs Cb 各バス・ラインの容量性負荷 550 pF TA = 25℃、AVDD = IOVDD = 1.8V (特に記述のない限り)A 最小値 最大値 単位 標準モード fSCL SCL クロック周波数 0 100 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tLOW SCL クロックの Low の時間 4.7 μs tHIGH SCL クロックの High の時間 4 μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tSU;DAT データ・セットアップ時間 250 ns tr SDA と SCL の立ち上がり時間 1000 ns tf SDA と SCL の立ち下がり時間 300 ns tSU;STO 終了条件のセットアップ時間 4 μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs Cb 各バス・ラインの容量性負荷 400 pF Fast モード fSCL SCL クロック周波数 0 400 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tLOW SCL クロックの Low の時間 1.3 μs tHIGH SCL クロックの High の時間 0.6 μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tSU;DAT データ・セットアップ時間 100 ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tSU;STO 終了条件のセットアップ時間 0.6 μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Fast+ モード fSCL SCL クロック周波数 1000 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tLOW SCL クロックの Low の時間 0.5 μs tHIGH SCL クロックの High の時間 0.26 μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tSU;DAT データ・セットアップ時間 50 ns tr SDA と SCL の立ち上がり時間 120 ns tf SDA と SCL の立ち下がり時間 120 ns tSU;STO 終了条件のセットアップ時間 0.26 μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs Cb 各バス・ラインの容量性負荷 550 pF 最小値 最大値 単位 最小値 最大値 単位 最小値最大値単位 標準モード fSCL SCL クロック周波数 0 100 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tLOW SCL クロックの Low の時間 4.7 μs tHIGH SCL クロックの High の時間 4 μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tSU;DAT データ・セットアップ時間 250 ns tr SDA と SCL の立ち上がり時間 1000 ns tf SDA と SCL の立ち下がり時間 300 ns tSU;STO 終了条件のセットアップ時間 4 μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs Cb 各バス・ラインの容量性負荷 400 pF Fast モード fSCL SCL クロック周波数 0 400 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tLOW SCL クロックの Low の時間 1.3 μs tHIGH SCL クロックの High の時間 0.6 μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tSU;DAT データ・セットアップ時間 100 ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tSU;STO 終了条件のセットアップ時間 0.6 μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Fast+ モード fSCL SCL クロック周波数 1000 kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tLOW SCL クロックの Low の時間 0.5 μs tHIGH SCL クロックの High の時間 0.26 μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tSU;DAT データ・セットアップ時間 50 ns tr SDA と SCL の立ち上がり時間 120 ns tf SDA と SCL の立ち下がり時間 120 ns tSU;STO 終了条件のセットアップ時間 0.26 μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs Cb 各バス・ラインの容量性負荷 550 pF 標準モード 標準モード fSCL SCL クロック周波数 0 100 kHz fSCL SCLSCL クロック周波数0100kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs tHD;STA HD;STA(反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。4μs tLOW SCL クロックの Low の時間 4.7 μs tLOW LOWSCL クロックの Low の時間4.7μs tHIGH SCL クロックの High の時間 4 μs tHIGH HIGHSCL クロックの High の時間4μs tSU;STA 反復開始条件のセットアップ時間 4.7 μs tSU;STA SU;STA反復開始条件のセットアップ時間4.7μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 3.45 μs tHD;DAT HD;DATデータ・ホールド時間：I2C バス・デバイスの場合23.45μs tSU;DAT データ・セットアップ時間 250 ns tSU;DAT SU;DATデータ・セットアップ時間250ns tr SDA と SCL の立ち上がり時間 1000 ns tr rSDA と SCL の立ち上がり時間1000ns tf SDA と SCL の立ち下がり時間 300 ns tf fSDA と SCL の立ち下がり時間300ns tSU;STO 終了条件のセットアップ時間 4 μs tSU;STO SU;STO終了条件のセットアップ時間4μs tBUF 終了条件と開始条件の間のバス・フリー時間 4.7 μs tBUF BUF終了条件と開始条件の間のバス・フリー時間4.7μs Cb 各バス・ラインの容量性負荷 400 pF Cb b各バス・ラインの容量性負荷400pF Fast モード Fast モード fSCL SCL クロック周波数 0 400 kHz fSCL SCLSCL クロック周波数0400kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs tHD;STA HD;STA(反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。0.6μs tLOW SCL クロックの Low の時間 1.3 μs tLOW LOWSCL クロックの Low の時間1.3μs tHIGH SCL クロックの High の時間 0.6 μs tHIGH HIGHSCL クロックの High の時間0.6μs tSU;STA 反復開始条件のセットアップ時間 0.6 μs tSU;STA SU;STA反復開始条件のセットアップ時間0.6μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 0.9 μs tHD;DAT HD;DATデータ・ホールド時間：I2C バス・デバイスの場合200.9μs tSU;DAT データ・セットアップ時間 100 ns tSU;DAT SU;DATデータ・セットアップ時間100ns tr SDA と SCL の立ち上がり時間 20 + 0.1 x Cb[pF] 300 ns tr rSDA と SCL の立ち上がり時間20 + 0.1 x Cb[pF]b300ns tf SDA と SCL の立ち下がり時間 20 + 0.1 x Cb[pF] 300 ns tf fSDA と SCL の立ち下がり時間20 + 0.1 x Cb[pF]b300ns tSU;STO 終了条件のセットアップ時間 0.6 μs tSU;STO SU;STO終了条件のセットアップ時間0.6μs tBUF 終了条件と開始条件の間のバス・フリー時間 1.3 μs tBUF BUF終了条件と開始条件の間のバス・フリー時間1.3μs Cb 各バス・ラインに対する容量性負荷 (10pF～400pF) 400 pF Cb b各バス・ラインに対する容量性負荷 (10pF～400pF)400pF Fast+ モード Fast+ モード fSCL SCL クロック周波数 1000 kHz fSCL SCLSCL クロック周波数1000kHz tHD;STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs tHD;STA HD;STA(反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。0.26μs tLOW SCL クロックの Low の時間 0.5 μs tLOW LOWSCL クロックの Low の時間0.5μs tHIGH SCL クロックの High の時間 0.26 μs tHIGH HIGHSCL クロックの High の時間0.26μs tSU;STA 反復開始条件のセットアップ時間 0.26 μs tSU;STA SU;STA反復開始条件のセットアップ時間0.26μs tHD;DAT データ・ホールド時間：I2C バス・デバイスの場合 0 μs tHD;DAT HD;DATデータ・ホールド時間：I2C バス・デバイスの場合20μs tSU;DAT データ・セットアップ時間 50 ns tSU;DAT SU;DATデータ・セットアップ時間50ns tr SDA と SCL の立ち上がり時間 120 ns tr rSDA と SCL の立ち上がり時間120ns tf SDA と SCL の立ち下がり時間 120 ns tf fSDA と SCL の立ち下がり時間120ns tSU;STO 終了条件のセットアップ時間 0.26 μs tSU;STO SU;STO終了条件のセットアップ時間0.26μs tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs tBUF BUF終了条件と開始条件の間のバス・フリー時間0.5μs Cb 各バス・ラインの容量性負荷 550 pF Cb b各バス・ラインの容量性負荷550pF TDM ポートのタイミング要件 TA = 25℃、AVDD = IOVDD = 1.8V、すべての出力に 20pF の負荷 (特に記述のない限り) 最小値 最大値 単位 tH(SBCLK) SBCLK の High 期間 20 ns tL(SBCLK) SBCLK の Low 期間 20 ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns I²C のタイミング図 TDM と ICC のタイミング図 TDM ポートのタイミング要件 TA = 25℃、AVDD = IOVDD = 1.8V、すべての出力に 20pF の負荷 (特に記述のない限り) 最小値 最大値 単位 tH(SBCLK) SBCLK の High 期間 20 ns tL(SBCLK) SBCLK の Low 期間 20 ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns I²C のタイミング図 TDM と ICC のタイミング図 TA = 25℃、AVDD = IOVDD = 1.8V、すべての出力に 20pF の負荷 (特に記述のない限り) 最小値 最大値 単位 tH(SBCLK) SBCLK の High 期間 20 ns tL(SBCLK) SBCLK の Low 期間 20 ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns I²C のタイミング図 TDM と ICC のタイミング図 TA = 25℃、AVDD = IOVDD = 1.8V、すべての出力に 20pF の負荷 (特に記述のない限り) 最小値 最大値 単位 tH(SBCLK) SBCLK の High 期間 20 ns tL(SBCLK) SBCLK の Low 期間 20 ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns TA = 25℃、AVDD = IOVDD = 1.8V、すべての出力に 20pF の負荷 (特に記述のない限り)A 最小値 最大値 単位 tH(SBCLK) SBCLK の High 期間 20 ns tL(SBCLK) SBCLK の Low 期間 20 ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns 最小値 最大値 単位 最小値 最大値 単位 最小値最大値単位 tH(SBCLK) SBCLK の High 期間 20 ns tL(SBCLK) SBCLK の Low 期間 20 ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns tH(SBCLK) SBCLK の High 期間 20 ns tH(SBCLK)HSBCLK の High 期間20ns tL(SBCLK) SBCLK の Low 期間 20 ns tL(SBCLK)LSBCLK の Low 期間20ns tSU(FSYNC) FSYNC セットアップ時間 8 ns tSU(FSYNC)SUFSYNC セットアップ時間8ns tHLD(FSYNC) FSYNC のホールド時間 8 ns tHLD(FSYNC)HLDFSYNC のホールド時間8ns tSU(SDIN/ICC) SDIN/ICC セットアップ時間 8 ns tSU(SDIN/ICC)SUSDIN/ICC セットアップ時間8ns tHLD(SDIN/ICC) SDIN/ICC のホールド時間 8 ns tHLD(SDIN/ICC)HLDSDIN/ICC のホールド時間8ns td(SBCLK_SDOUT/ICC) SBCLK から SDOUT/ICC への遅延 SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V 30 ns td(SBCLK_SDOUT/ICC)dSBCLK から SDOUT/ICC への遅延SBCLK の 50% から SDOUT/ICC の 50% まで、IOVDD = 1.8V30ns tr(SBCLK) SBCLK の立ち上がり時間 10%～90% の立ち上がり時間 8 ns tr(SBCLK)rSBCLK の立ち上がり時間10%～90% の立ち上がり時間8ns tf(SBCLK) SBCLK の立ち下がり時間 90%～10% の立ち下がり時間 8 ns tf(SBCLK)fSBCLK の立ち下がり時間90%～10% の立ち下がり時間8ns I²C のタイミング図 I²C のタイミング図2 TDM と ICC のタイミング図 TDM と ICC のタイミング図 標準的特性 TA = 25℃、fs = 48kHz、Class-D スイッチング周波数=384kHz、入力信号 fIN = 1kHz - サイン、負荷=4Ω +15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE0 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE1 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE0 THD+N と周波数との関係 POUT= 0.1W PWR_MODE1 THD+N と周波数との関係 POUT = 1W PWR_MODE1 ICN と VBAT との関係 PWR_MODE1 ICN と PVDD との関係 PWR_MODE0 Class-D の振幅と周波数との関係 PWR_MODE1 Class-D の振幅と周波数との関係 fs= 96kHz PWR_MODE3 出力電力と PVDD との関係 VBAT1S = 5V PWR_MODE0/PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 効率と出力電力との関係 負荷=8Ω PWR_MODE1 効率と出力電力との関係 負荷=8Ω PWR_MODE0 AVDD PSRR と周波数との関係 PWR_MODE1 VBAT1S PSRR と周波数との関係 PWR_MODE1 PVDD PSRR と周波数との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE0 V/I の直線性と温度との関係 PWR_MODE1 AVDD のアイドル電流と AVDD との関係 PWR_MODE1 VBAT のアイドル電流と VBAT との関係 PWR_MODE1 PVDD のアイドル電流と PVDD との関係 PWR_MODE0 標準的特性 TA = 25℃、fs = 48kHz、Class-D スイッチング周波数=384kHz、入力信号 fIN = 1kHz - サイン、負荷=4Ω +15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE0 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE1 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE0 THD+N と周波数との関係 POUT= 0.1W PWR_MODE1 THD+N と周波数との関係 POUT = 1W PWR_MODE1 ICN と VBAT との関係 PWR_MODE1 ICN と PVDD との関係 PWR_MODE0 Class-D の振幅と周波数との関係 PWR_MODE1 Class-D の振幅と周波数との関係 fs= 96kHz PWR_MODE3 出力電力と PVDD との関係 VBAT1S = 5V PWR_MODE0/PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 効率と出力電力との関係 負荷=8Ω PWR_MODE1 効率と出力電力との関係 負荷=8Ω PWR_MODE0 AVDD PSRR と周波数との関係 PWR_MODE1 VBAT1S PSRR と周波数との関係 PWR_MODE1 PVDD PSRR と周波数との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE0 V/I の直線性と温度との関係 PWR_MODE1 AVDD のアイドル電流と AVDD との関係 PWR_MODE1 VBAT のアイドル電流と VBAT との関係 PWR_MODE1 PVDD のアイドル電流と PVDD との関係 PWR_MODE0 TA = 25℃、fs = 48kHz、Class-D スイッチング周波数=384kHz、入力信号 fIN = 1kHz - サイン、負荷=4Ω +15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE0 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE1 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE0 THD+N と周波数との関係 POUT= 0.1W PWR_MODE1 THD+N と周波数との関係 POUT = 1W PWR_MODE1 ICN と VBAT との関係 PWR_MODE1 ICN と PVDD との関係 PWR_MODE0 Class-D の振幅と周波数との関係 PWR_MODE1 Class-D の振幅と周波数との関係 fs= 96kHz PWR_MODE3 出力電力と PVDD との関係 VBAT1S = 5V PWR_MODE0/PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 効率と出力電力との関係 負荷=8Ω PWR_MODE1 効率と出力電力との関係 負荷=8Ω PWR_MODE0 AVDD PSRR と周波数との関係 PWR_MODE1 VBAT1S PSRR と周波数との関係 PWR_MODE1 PVDD PSRR と周波数との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE0 V/I の直線性と温度との関係 PWR_MODE1 AVDD のアイドル電流と AVDD との関係 PWR_MODE1 VBAT のアイドル電流と VBAT との関係 PWR_MODE1 PVDD のアイドル電流と PVDD との関係 PWR_MODE0 TA = 25℃、fs = 48kHz、Class-D スイッチング周波数=384kHz、入力信号 fIN = 1kHz - サイン、負荷=4Ω +15μH (特に記述のない限り)。AsIN THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE0 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE1 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE0 THD+N と周波数との関係 POUT= 0.1W PWR_MODE1 THD+N と周波数との関係 POUT = 1W PWR_MODE1 ICN と VBAT との関係 PWR_MODE1 ICN と PVDD との関係 PWR_MODE0 Class-D の振幅と周波数との関係 PWR_MODE1 Class-D の振幅と周波数との関係 fs= 96kHz PWR_MODE3 出力電力と PVDD との関係 VBAT1S = 5V PWR_MODE0/PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 効率と出力電力との関係 負荷=8Ω PWR_MODE1 効率と出力電力との関係 負荷=8Ω PWR_MODE0 AVDD PSRR と周波数との関係 PWR_MODE1 VBAT1S PSRR と周波数との関係 PWR_MODE1 PVDD PSRR と周波数との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE0 V/I の直線性と温度との関係 PWR_MODE1 AVDD のアイドル電流と AVDD との関係 PWR_MODE1 VBAT のアイドル電流と VBAT との関係 PWR_MODE1 PVDD のアイドル電流と PVDD との関係 PWR_MODE0 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE0 THD+N と出力電力との関係 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE1 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE1 fIN= 6.667kHz PWR_MODE1 fIN= 6.667kHz PWR_MODE1 fIN= 6.667kHz PWR_MODE1 fIN= 6.667kHz PWR_MODE1 fIN= 6.667kHzINPWR_MODE1 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE0 THD+N と出力電力との関係 fIN= 6.667kHz PWR_MODE0 fIN= 6.667kHz PWR_MODE0 fIN= 6.667kHz PWR_MODE0 fIN= 6.667kHz PWR_MODE0 fIN= 6.667kHz PWR_MODE0 fIN= 6.667kHzINPWR_MODE0 THD+N と周波数との関係 POUT= 0.1W PWR_MODE1 THD+N と周波数との関係 POUT= 0.1W PWR_MODE1 POUT= 0.1W PWR_MODE1 POUT= 0.1W PWR_MODE1 POUT= 0.1W PWR_MODE1 POUT= 0.1W PWR_MODE1 POUT= 0.1WOUTPWR_MODE1 THD+N と周波数との関係 POUT = 1W PWR_MODE1 THD+N と周波数との関係 POUT = 1W PWR_MODE1 POUT = 1W PWR_MODE1 POUT = 1W PWR_MODE1 POUT = 1W PWR_MODE1 POUT = 1W PWR_MODE1 POUT = 1WOUTPWR_MODE1 ICN と VBAT との関係 PWR_MODE1 ICN と VBAT との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 ICN と PVDD との関係 PWR_MODE0 ICN と PVDD との関係 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 Class-D の振幅と周波数との関係 PWR_MODE1 Class-D の振幅と周波数との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 Class-D の振幅と周波数との関係 fs= 96kHz PWR_MODE3 Class-D の振幅と周波数との関係 fs= 96kHz PWR_MODE3 fs= 96kHz PWR_MODE3 fs= 96kHz PWR_MODE3 fs= 96kHz PWR_MODE3 fs= 96kHz PWR_MODE3 fs= 96kHzsPWR_MODE3 出力電力と PVDD との関係 VBAT1S = 5V PWR_MODE0/PWR_MODE1 出力電力と PVDD との関係 VBAT1S = 5V PWR_MODE0/PWR_MODE1 VBAT1S = 5V PWR_MODE0/PWR_MODE1 VBAT1S = 5V PWR_MODE0/PWR_MODE1 VBAT1S = 5V PWR_MODE0/PWR_MODE1 VBAT1S = 5V PWR_MODE0/PWR_MODE1 VBAT1S = 5VPWR_MODE0/PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 効率と出力電力との関係 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 効率と出力電力との関係 負荷=8Ω PWR_MODE1 効率と出力電力との関係 負荷=8Ω PWR_MODE1 負荷=8Ω PWR_MODE1 負荷=8Ω PWR_MODE1 負荷=8Ω PWR_MODE1 負荷=8Ω PWR_MODE1 負荷=8ΩPWR_MODE1 効率と出力電力との関係 負荷=8Ω PWR_MODE0 効率と出力電力との関係 負荷=8Ω PWR_MODE0 負荷=8Ω PWR_MODE0 負荷=8Ω PWR_MODE0 負荷=8Ω PWR_MODE0 負荷=8Ω PWR_MODE0 負荷=8ΩPWR_MODE0 AVDD PSRR と周波数との関係 PWR_MODE1 AVDD PSRR と周波数との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 VBAT1S PSRR と周波数との関係 PWR_MODE1 VBAT1S PSRR と周波数との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PVDD PSRR と周波数との関係 PWR_MODE1 PVDD PSRR と周波数との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 V/I ゲインの直線性と出力電力との関係 PWR_MODE0 V/I ゲインの直線性と出力電力との関係 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 V/I の直線性と温度との関係 PWR_MODE1 V/I の直線性と温度との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 AVDD のアイドル電流と AVDD との関係 PWR_MODE1 AVDD のアイドル電流と AVDD との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 VBAT のアイドル電流と VBAT との関係 PWR_MODE1 VBAT のアイドル電流と VBAT との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PVDD のアイドル電流と PVDD との関係 PWR_MODE0 PVDD のアイドル電流と PVDD との関係 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 パラメータ測定情報 デバイスの標準的な特性は、ベンチ評価基板 (EVM) とオーディオ高精度アナライザを使用して測定されます。PSIA インターフェイスを使用すると、I2S インターフェイスをオーディオ高精度アナライザに直接駆動することができます。 一部の測定では (THD+N、ICN、DNR など)、Class-D 出力端子は、以下に示すように差動からシングルエンドへの (D2S) フィルタを経由して、オーディオ高精度アナライザのアナログ入力に接続されます。D2S フィルタには、120kHz の 2 次パッシブ極と計測用アンプが搭載されています。D2S フィルタにより、TAS2780 の高性能 Class-D アンプは処理前の出力のフィルタリングとバッファリングを確実に行います。そのため、Class-D 出力において AUX-00XX フィルタの効果に影響を及ぼす負荷によって生じる測定誤差を防止することができます。 差動からシングルエンドへの (D2S) フィルタ パラメータ測定情報 デバイスの標準的な特性は、ベンチ評価基板 (EVM) とオーディオ高精度アナライザを使用して測定されます。PSIA インターフェイスを使用すると、I2S インターフェイスをオーディオ高精度アナライザに直接駆動することができます。 一部の測定では (THD+N、ICN、DNR など)、Class-D 出力端子は、以下に示すように差動からシングルエンドへの (D2S) フィルタを経由して、オーディオ高精度アナライザのアナログ入力に接続されます。D2S フィルタには、120kHz の 2 次パッシブ極と計測用アンプが搭載されています。D2S フィルタにより、TAS2780 の高性能 Class-D アンプは処理前の出力のフィルタリングとバッファリングを確実に行います。そのため、Class-D 出力において AUX-00XX フィルタの効果に影響を及ぼす負荷によって生じる測定誤差を防止することができます。 差動からシングルエンドへの (D2S) フィルタ デバイスの標準的な特性は、ベンチ評価基板 (EVM) とオーディオ高精度アナライザを使用して測定されます。PSIA インターフェイスを使用すると、I2S インターフェイスをオーディオ高精度アナライザに直接駆動することができます。 一部の測定では (THD+N、ICN、DNR など)、Class-D 出力端子は、以下に示すように差動からシングルエンドへの (D2S) フィルタを経由して、オーディオ高精度アナライザのアナログ入力に接続されます。D2S フィルタには、120kHz の 2 次パッシブ極と計測用アンプが搭載されています。D2S フィルタにより、TAS2780 の高性能 Class-D アンプは処理前の出力のフィルタリングとバッファリングを確実に行います。そのため、Class-D 出力において AUX-00XX フィルタの効果に影響を及ぼす負荷によって生じる測定誤差を防止することができます。 差動からシングルエンドへの (D2S) フィルタ デバイスの標準的な特性は、ベンチ評価基板 (EVM) とオーディオ高精度アナライザを使用して測定されます。PSIA インターフェイスを使用すると、I2S インターフェイスをオーディオ高精度アナライザに直接駆動することができます。2一部の測定では (THD+N、ICN、DNR など)、Class-D 出力端子は、以下に示すように差動からシングルエンドへの (D2S) フィルタを経由して、オーディオ高精度アナライザのアナログ入力に接続されます。D2S フィルタには、120kHz の 2 次パッシブ極と計測用アンプが搭載されています。D2S フィルタにより、TAS2780 の高性能 Class-D アンプは処理前の出力のフィルタリングとバッファリングを確実に行います。そのため、Class-D 出力において AUX-00XX フィルタの効果に影響を及ぼす負荷によって生じる測定誤差を防止することができます。TAS2780 差動からシングルエンドへの (D2S) フィルタ 差動からシングルエンドへの (D2S) フィルタ 詳細説明 概要 TAS2780 はモノラル・デジタル入力 Class-D アンプで、効率的なバッテリ動作と小さなソリューション・サイズが重要となるモバイル・アプリケーション向けに最適化されています。この中には、スピーカ IV (電流 / 電圧) 検出機能とブラウンアウト防止付きバッテリ・トラッキング制限機能が搭載されています。このデバイスは、TDM/I2S および I2C インターフェイスを使用して動作します。 フルスケール 入出力信号 フルスケール値 Class-D 出力 21dBV 電圧モニタ 23V 電流検出 5A 電圧検出 16Vpk 機能ブロック図 機能説明 デバイス・アドレスの選択 TAS2780 は、TDM/I2S インターフェイスを使用して動作します。オーディオ入出力は、I2S、左詰め、TDM などの形式を使用して FSYNC、SBCLK、SDIN、SDOUT ピン経由で行われます。構成とステータスは、I2C プロトコルを使用して SDA および SCL ピン経由で提供されます。 I2C アドレス用のデバイスの構成方法を以下の表に示します。ペリフェラル・アドレスは、R/W ビットを 0 にセットし、1 ビット左にシフトして表記しています (例：{ADDR[6:0],1b0})。アドレス構成を設定するには、公差が 5% 以内の抵抗を使用する必要があります。 I²C アドレスの選択 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 TAS2780 には、グローバルの 7 ビット I2C アドレス 0x80 が設定されています。イネーブルにすると、ADDR ピンの設定に関係なく、デバイスはこのアドレスで I2C コマンドに追加応答します。これにより、複数の TAS2780 デバイスを使用して、すべてのデバイスで同様の設定をプログラムする場合に、デバイス構成を迅速化することができます。複数のデバイスが I2C コマンドに応答しているため、マルチデバイスの書き込み中は I2C の ACK/NACK を使用することはできません。I2C の CRC 機能を使用して、各デバイスが I2C コマンドを正しく受信したかを確認する必要があります。グローバル・アドレスを使用して複数のデバイスへの書き込みが完了すると、ローカル・アドレスを使用して各デバイスの I2C_CKSUM レジスタの CRC をチェックし、適切な値が書き込まれたことを確認する必要があります。グローバル I2C アドレスをディセーブルにするには、I2C_GBL_EN レジスタ・ビットを使用します。SDZ ピンをリリースすると、ADDR ピンの自動サンプリングにより I2C アドレスが検出されます。さらに、電源投入後に I2C_AD_DET レジスタ・ビットを High に設定すると、アドレスが再検出され、ADDR ピンも再度サンプリングされます。 レジスタの構成 デバイスの構成と係数は、ページとブック方式で保存されます。各ページは 128 バイト、各ブックは 256 ページで構成されています。すべてのデバイス構成レジスタはブック 0 に保存されます。これは、電源投入時とソフトウェア・リセット後のデフォルト設定です。ブックとページは、の BOOK[7:0] レジスタ・ビットと、 の PAGE[7:0] レジスタ・ビットで設定できます。 ブック 0x00、ページ 0x04 のレジスタ・ビットをプログラムするには、4 つのレジスタ (32 ビット形式) のグループ単位で行う必要があります。各バイトは 1 レジスタに対応しており、最下位バイトはもっとも大きなレジスタ・アドレスに対応しています。たとえば、リミッタの最大スレッショルドをプログラムする場合、ページ 0x04 のレジスタ 0x0C～0x0F では、MSB はレジスタ 0x0C で、LSB はレジスタ 0x0F になります。 デバイスの機能モード TDM ポート TAS2780 は、フレキシブルなシリアル・オーディオ・ポートを搭載しています。このポートは、ステレオ I2S、左揃え、TDM などさまざまなフォーマットに対応するように構成することができます。モノラル・オーディオ再生は、SDIN ピンから行うことが可能です。SDOUT ピンは、スピーカ電圧と電流センス、PVDD 電圧、ダイ温度、チャネル・ゲインなどのサンプル・ストリームを送信するために使用します。 TDM シリアル・オーディオ・ポートは、サンプル・レート 44.1/48kHz の場合には最大 16 の 32 ビット・タイム・スロット、サンプル・レート 88.2/96kHz の場合には最大 8 つの 32 ビット・タイム・スロットをサポートしています。有効な SBCLK 対 FSYNC 比は、16、24、32、48、64、96、128、192、256、512 です。デバイスはタイム・スロット数を自動検出できるため、プログラムする必要はありません。 デフォルトでは、TAS2780 は PCM 再生サンプル・レートを自動検出します。AUTO_RATE レジスタ・ビットを High にセットすることにより、この機能をディセーブルにして、デバイスを手動で構成することもできます。 AUTO_RATE レジスタ・ビットが High にセットされている場合 (TDM サンプル・レートの自動検出がディセーブル)、SAMP_RATE[2:0] レジスタ・ビットと SAMP_RATIO[3:0] レジスタ・ビットを使用して、PCM オーディオ・サンプル・レートを構成することができます。TAS2780 は堅牢なクロック・フォルト検出エンジンを搭載しており、FSYNC が構成されているサンプル・レートに合っていない場合 (AUTO_RATE = 1 の場合) や、SBCLK 対 FSYNC 比がサポートされていない場合に、再生パスのボリュームを自動的に低下させます (可聴アーティファクトが最小化されます)。クロックの周波数と比がどちらも有効であることが検出されると、デバイスは再生パスのボリュームを自動的に構成されている値に戻し、再生を再開します。 自動レート検出を使用すると、TDM バスで検出されたサンプリング・レートと SBCLK 対 FSYNC 比は、読み取り専用レジスタ・ビット FS_RATE[2:0] と FS_RATIO[3:0] に通知されます。 TAS2780 は、12MHz の SBCLK 動作をサポートしています。システムは、125 か 250 の比率を検出するか、または手動で構成する必要があります。ここで指定した比率にするとデータが切り捨てられるため、最後の 32 ビットのスロットを TDM (SDOUT) や ICC () を経由したデータ送信に使用することはできません。 以下の と に、再生用ポートの構成に必要なレシーバ・フレームのパラメータを示します。フレームは FSYNC が High から Low、または Low から High へのいずれかの遷移で開始します (FRAME_START レジスタ・ビットで設定)。FSYNC および SDIN は、SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用してサンプリングされます (RX_EDGE レジスタ・ビットで設定)。RX_OFFSET[4:0] レジスタ・ビットでは、FSYNC の遷移からタイム・スロット 0 の開始までの SBCLK のサイクル数を定義します。この値は通常、左揃えフォーマットの場合は 0、I2S フォーマットの場合は 1 に設定されます。 左揃えの TDM RX タイム・スロット TDM RX タイム・スロット RX_SLEN[1:0] レジスタ・ビットは、RX タイム・スロットの長さを 16、24、32 (デフォルト) ビットに設定します。タイム・スロット内のオーディオ・サンプルのワード長は、RX_WLEN[1:0] レジスタ・ビットで 16、20、24 (デフォルト)、32 ビットに設定します。デフォルトでは、RX ポートはタイム・スロット内のオーディオ・サンプルを左揃えにしますが、RX_JUSTIFY レジスタ・ビットで右揃えに変更することも可能です。TAS2780 は、モノラルとステレオのダウンミックス再生 ([L+R]/2) に対応しています。デフォルトでは、デバイスは I2C ベース・アドレスのオフセット (ADDR ピンで設定) と同じタイム・スロットからモノラル再生を行います。RX_SCFG[1:0] レジスタ・ビットを使用すると、RX_SLOT_L[3:0] レジスタ・ビットと RX_SLOT_R[3:0] レジスタ・ビットの設定により、再生ソースを左側のタイム・スロット、右側のタイム・スロット、またはステレオ・ダウンミックスにオーバーライドすることができます。 タイム・スロットがフレーム境界を超えたときに部分的に受信するか、すべて受信するかのいずれかを選択した場合、レシーバはデジタル的にミュートされたサンプルと同等のヌル・サンプルを返します。 TDM ポートは、SDOUT ピンで、スピーカ電圧センス、スピーカ電流センス、割り込みとステータス、PVDD 電圧、ダイ温度、チャネル・ゲインなど多数のサンプル・ストリームを送信できます。以下の に、タイム・スロットとフレームの開始場所のアライメント、および指定のサンプル・ストリームをタイム・スロットにマッピングする方法を示します。 TDM ポートの TX 図 SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用して、SDOUT ピンでデータを送信することができます。この機能は、TX_EDGE レジスタ・ビットをセットして構成できます。TX_OFFSET[2:0] レジスタ・ビットは、フレーム開始時からタイム・スロット 0 の開始時までの SBCLK のサイクル数を定義します。TDM と ICC TX は、TX_FILL レジスタ・ビットの設定に応じて、ロジック 0 かハイ・インピーダンスのいずれかを送信することができます。オプションのバス・キーパーは、バスを駆動しているすべてのデバイスがハイ・インピーダンスの場合、SDOUT ピンと ICC ピンの状態を弱く保持します。SDOUT で必要なバス・キーパーは 1 つだけのため、この機能は TX_KEEPEN レジスタ・ビットでディセーブルにできます。バス・キーパーは、TX_KEEPLN レジスタ・ビットを使用して、1LSB のみバスを保持するか、常時バスを保持するかを構成することができます。さらに、TX_KEEPCY レジスタ・ビットを使用して、キーパーの LSB をフル・サイクルで駆動するか、ハーフ・サイクルで駆動するかも設定できます。 TX_FILL レジスタ・ビットは、I2S バスにアンプが 1 つしかないモノラル・システムで使用されます。TX_FILL レジスタ・ビットを Low にセットしておくと、アンプに使用されないスロットにはすべて 0 が入ります。 複数のデバイスが同一の I2S バス上にある場合は、ページ 0x01 の SDOUT_HIZ レジスタが役立ちます。各デバイスは、バス上にある他のデバイスのスロット構成を認識できません。システム・レベルで SDOUT_HIZ レジスタを、設定が正しく行われ、内部や外部の競合が発生しないよう、適切にプログラムする必要があります。 各サンプル・ストリームは、1 つまたは 2 つの 8 ビット・タイム・スロットで構成されます。スピーカ電圧センスとスピーカ電流センスのサンプル・ストリームは 16 ビット精度のため、常に 2 つの TX タイム・スロットを使用します。PVDD 電圧と VBAT1S 電圧のストリームは 10 ビット精度であり、16 ビット・ワード (2 つのタイム・スロットを使用) の左揃えで送信されるか、または 8 ビットに切り捨てられて (上位 8MSB) シングル・タイム・スロットで送信されます。この構成は、PVDD_SLEN および VBAT1S_SLEN レジスタ・ビットで構成します。ダイ温度とゲインはどちらも 8 ビット精度で、シングル・タイム・スロットで送信されます。 各サンプル・ストリームのタイム・スロット・レジスタは、MSB の送信開始位置を定義します。デフォルトでは、VSNS_SLOT[5:0] レジスタ・ビットは 2 (10 進数) にセットされ、上位 8MSB はタイム・スロット 2 で送信され、下位 8LSB はタイム・スロット 3 で送信されます。このサンプル・ストリームは、VSNS_TX レジスタ・ビットを使用して個別にイネーブルやディセーブルに設定できます。ISNS_SLOT[5:0] レジスタ・ビットは、デフォルトでは 0 (10 進数) に設定されていますが、ISNS_TX レジスタ・ビットを使用して、サンプル・ストリームをイネーブルやディセーブルに設定することが可能です。ストリームのイネーブル / ディセーブル機能は、必ずしもバス上のすべてのデバイスにあるすべてのストリームを送信する必要はないため、TDM の帯域幅制限の管理に役立ちます。 アクティブに送信されるサンプル・ストリームに割り当てるタイム・スロットが競合しないようにすることが重要です。こうすることで、予測不可能な送信が生成され、ビット・スロットの競合が発生する (つまり、優先順位が定義されない) ことを防止します。 電流値と電圧値は、デフォルトでは全 16 ビットすべての測定値が送信されます。IVMON_LEN[1:0] レジスタ・ビットを使用すると、1 スロットで 8MSB ビットだけを送信するか、または複数のスロットにまたがって 12MSB ビットの値を送信することができます。ホスト・プロセッサで 24 ビットの I2S/TDM データのみを処理する場合は、特殊な 12 ビット・モードを使用します。デバイスは電圧センス・スロットと電流センス・スロットを 1 スロットずつオフに構成する必要があり、この結果、3 つの連続する 8 ビット・スロットが消費されます。このモードでは、デバイスは最初の 12MSB ビットを送信し、次に前のスロットで指定された 2 番目の 12MSB ビットを送信します。 タイム・スロットがフレーム境界を超えて送信されるように選択した場合、トランスミッタはフレーム境界で送信を切り捨てます。 VBAT1S、PVDD、温度の測定値用のタイム・スロットは、それぞれ VBAT1S_SLOT[5:0]、PVDD_SLOT[5:0]、TEMP_SLOT[5:0] レジスタ・ビットを使用して設定します。各サンプル・ストリームをイネーブルにするには、レジスタ・ビット VBAT1S_TX、PVDD_TX、TEMP_TX を High にセットします。スロット長は、VBAT1S_SLEN レジスタ・ビットと PVDD_SLEN レジスタ・ビットで選択します。 TDM の最後に処理されるオーディオ・スロットについては、イネーブル化や長さの設定にレジスタ・ビット AUDIO_SLOT[5:0]、AUDIO_TX、AUDIO_SLEN を使用します。 スロットのステータス情報は STATUS_SLOT[5:0] レジスタ・ビットで確認できます。STATUS_TX レジスタ・ビットを High にセットすると、ステータス送信はイネーブルになります。 TX リミッタ・ゲインを低減するスロット構成は、GAIN_SLOT[5:0] レジスタ・ビットを使用して 0 (デフォルト) から 63 までの範囲で設定できます。これは ICC () に使用され、TDM バスか ICC バスのいずれかで使用できます。この機能を使用するには、レジスタ・ビット GAIN_TX を High にセットする必要があります。 再生信号パス ハイパス・フィルタ オーディオ再生信号に過度な DC と低周波数の内容が含まれていると、ラウドスピーカが損傷する可能性があります。TAS2780 は、PCM 再生パスに対してこうした事象が発生することを防ぐハイパス・フィルタ (HPF) を搭載しています。HPF_FREQ_PB[2:0] レジスタ・ビットは、HPF のコーナー周波数を設定します。レジスタ・ビットを 3'b000 にセットすると、フィルタをバイパスさせることができます。 アンプの反転 TAS2780 は、OUT_P ピンと OUT_N ピンに非反転信号を出力します。AMP_INV レジスタ・ビットを High に設定することにより、出力をデジタル入力値に対して反転できます。 デジタル・ボリューム制御およびアンプ出力レベル オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。 アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、に記載しています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。 式 (1) で、アンプ出力電圧を計算します： VAMP= INPUT+ADVC+AAMP ここで VAMP は、アンプ出力電圧 (dBV) です INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です ADVC は、デジタル・ボリューム制御の設定を表す dB 数です AAMP は、アンプ出力レベルの設定を表す dBV 数です DVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスは DVC_RAMP_RATE[1:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。 DVC_RAMP_RATE[1:0] ビットが 2'b11 にセットされている場合、ボリュームのランプはディセーブルになります。この設定を使用すると、ボリュームのランプをシステム・コントローラで処理する場合に、起動、シャットダウン、デジタル・ボリュームの変更を迅速化することが可能です。 Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。 ここで： VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) です VSUP は、Class-D 出力段の電源です RL は、スピーカ負荷 (Ω) です RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です RFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です VBAT1S が Class-D 出力段を供給する場合、RFET の標準値は 0.5Ω です。PVDD が供給する場合、RFET の標準値は 0.25Ω です。 セーフ・モード セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 VBAT1S 電源 TAS2780 は、外部 VBAT1S 電源の有無にかかわらず動作可能です。外部 VBAT1S 電源を使用せずに構成した場合、PVDD 電圧は内部 LDO で使用されて、この電源電圧を生成します。 で推奨されているように、デカップリング・コンデンサを基板に実装する必要があります。この場合は、ソフトウェア・シャットダウンから移行する前に、VBAT1S_MODE ビットを High にセットしておく必要があります。VBAT1S 電源の動作モードの詳細については、 を参照してください。 低電圧信号伝送 (LVS) TAS2780 は、オーディオ・ストリームの絶対値を監視します。 入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります ( を参照)。 LVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。 信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。 オープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。 固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。 デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。 低電圧信号伝達 LVS 固定スレッショルドは、CDS_MODE[1:0]=11 ( の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 ( の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。 LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。 Y ブリッジ TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS () により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。 Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。 TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。 電力モード時の動作のプログラミングの詳細については、 を参照してください。 Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。 ノイズ・ゲート TAS2780 にはノイズ・ゲート機能が搭載されており、入力信号を監視し、NG_HYST[2:0] レジスタ・ビットで設定された時間を超えて NG_LVL[1:0] ビットで設定されたスレッショルド未満になると、Class-D をパワーダウンします。信号がスレッショルドを超えると、Class-D は 7 サンプル以内に再起動し、その後、オーディオ入力インターフェイスに適用されたサンプルは Class-D ブリッジに達します。この機能をイネーブルにするには、NG_EN ビットを High にセットします。イネーブルになると、チャネルをデバイスの処理遅延時間内に起動や停止することができ、追加で外部制御を行う必要はありません。また、NG_DVR_EN ビットを Low にセットすると、ノイズ・ゲート動作中にボリューム・ランプを使用することも可能です。 ノイズ・ゲートは、I2C 書き込みを追加することにより、より高分解能で構成することができます。このモードをイネーブルにするには NGFR_EN ビットを使用し、高分解能に設定するにはレジスタ・ビット NGFR_LVL[23:0] を使用します。高分解能ヒステリシスを設定するには、NGFR_HYST[18:3] レジスタ・ビットを使用します。 ブラウンアウト防止機能付き電源トラッキング・リミッタ TAS2780 には、歪みとブラウンアウト防止を制御して、ブラウンアウト・イベントを低減する電源トラッキング・リミッタが搭載されています。このブロックによって発生するゲイン低減は、チップ間ゲイン・アライメント (ICGA) () 機能を使用して複数のデバイスにまたがって調整することができます。DEV_MAX_ATTN[6:0] レジスタ・ビットで設定されるデバイスの最大減衰を使用すると、リミッタとブラウンアウト減衰の組み合わせを制限することが可能です。 電源トラッキング・リミッタ (STL) () とブラウンアウト防止 (BOP) () は別々に構成します。ICGA がイネーブルの場合、STL と BOP がゲインを低減する必要があるときは、複数のデバイスのゲインを同期します。ただし、デバイスでは BOP が優先されます。STL と BOP の両方がシステムに対して同時調整を行うことを防止するには、BOP の動作時に完全にこれがリリースされるまで STL と ICGA を一時停止します。 デバイスに適用する減衰には、リミッタ減衰 (ICLA) とブラウンアウト減衰 (ICBA) の合計か、またはこれら 2 つの最大値かのいずれかを、ICG_MODE レジスタ・ビットの設定によって選択することができます。 電源トラッキング・リミッタ (STL) TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。 電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。 構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。 リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。 出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。 電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。 PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。 レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。 BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 ブラウンアウト防止 (BOP) ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。 BOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。 使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。 各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。 デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。 BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。 ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。 読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。 電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 低バッテリ・トラッキング・リミッタ (LBTL) VBAT1S リミッタは、VBAT1S がより低電圧のとき (< 3.2V) にチャネル・ゲインを減衰させて、最大電力供給を低下させ、サーマル・シャットダウンを防止します。 VBAT1S に SAR 測定を使用して、リミッタは以下の式に基づきゲインを計算します。 LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV) プログラムされた信号ゲイン (アンプ・レベルと DVC) が以下の条件を満たす場合： AAMP + ADVC < LBTL_GAIN LBTL メカニズムはアクティブになりません。 式 (3) の VBLIM_GAIN は VBAT1S レベルに依存します (以下の表を参照)。 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 信号チェーンの全体のゲインは、SPL、BOP、LBTL で定義されるゲインの最小値になります。 チップ間のゲイン・アライメント (ICGA) TAS2780 は、専用の ICC 機能 () や TDM 出力バス (SDOUT) 経由を使用して、デバイス全体での STL のアライメントとブラウンアウト BOP ダイナミクスをサポートしています。これにより、制限イベント中やブラウンアウト・イベント中のチャネル間ゲインの一貫性を確保できます。これは、このダイナミクスがチャネルによって異なる可能性のあるオーディオ・コンテンツに依存しているためです。各デバイスは、他のデバイスに指定された数値に合わせるように構成できるため、相互に合わせるデバイスのグループを作成することが可能です。 オプションとして、STL と BOP のアクティビティは、24 ビットのタイム・スロットにある SDOUT ピンや ICC ピン上の各デバイスによって送信されます。リミッタとブラウンアウトの両方がイネーブルになっている場合、データはリミッタ用の 11 ビット・ワードとブラウンアウト・データ用の 13 ビット・ワードで構成されます。リミッタのみがイネーブルになっている場合、データはリミッタ・データ用の 12 ビット・ワードになります。ゲイン低減は、整列したすべてのデバイスにおいて、ICGA_SLOT[5:0] レジスタ・ビットで指定する最初のスロットから開始して、隣接するタイム・スロットに送信する必要があります。デバイスが隣接していれば、その順序は重要ではありません。リミッタのゲイン低減のタイム・スロットを構成するには GAIN_SLOT[5:0] レジスタ・ビットを使用し、イネーブルにするには GAIN_TX レジスタ・ビットを High にセットします。ICGA_SEN[7:0] レジスタ・ビットでは、ゲイン・アライメントのためにリスンするタイム・スロットを指定します。これにより、2～8 の間の任意の数のデバイスをグループ化することができます。アライメントを実行するには、これらのデバイスのうち最低でも 2 つがイネーブルになっている必要があります。 チップ間のリミッタ・アライメントをイネーブルにするには、ICLA_EN レジスタ・ビットを High にセットします。チップ間の BOP アライメントをイネーブルにするには、ICBA_EN レジスタ・ビットを High にセットします。デバイスはすべて、同一のリミッタとブラウンアウト防止設定で構成する必要があります。 チップ間通信 (ICC) ピン TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。 Class-D 設定 同期 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。 デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。 44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 出力スルーレート制御 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。 デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。 オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 SAR ADC SAR ADC は、PVDD 電圧、VBAT1S 電圧、ダイ温度を監視します。この変換結果は、レジスタの読み戻し (PVDD_CNV[11:0]、VBAT1S_CNV[11:0]、TMP_CNV[7:0] レジスタ・ビット) から参照可能です。PVDD 電圧と VBAT1S 電圧の変換は、リミッタとブラウンアウト防止ブロックにも使用されます。 デフォルトでは、VBAT1S 変換は BOP ソースが VBAT1S でも (BOP_SRC=0)、PVDD (BOP_SRC=1) でも、PVDD および温度とともにイネーブルになります。VBAT1S 変換をディセーブルにするには、ビット・レジスタ CONV_VBAT を Low にセットします。 ADC は、192kHz の固定サンプル・レートで、変換時間 5.2μs で実行されます。 温度のサンプリング・レートは 10K サンプル / 秒です。 PVDD 電圧、VBAT1S 電圧、ダイ温度の計算は、ページ 0x00 のレジスタ 0x52～0x56 の式を使用して行います。 レジスタ・ビットの中身は、常に MSB から LSB に向かって読み出します。 電流と電圧 (IV) の検出 TAS2780 はスピーカ電圧と電流検出の測定機能を実現しており、ラウドスピーカの動作をリアルタイムで監視することができます。VSNS_P ピンと VSNS_N ピンはフェライト・ビーズ・フィルタの後に接続するか、または EMI フィルタが使用されていない場合は OUT_P と OUT_N に直接接続する必要があります。V センス接続を行うと、パッケージング、PCB の相互接続、またはフェライト・ビーズ・フィルタ抵抗による電圧降下誤差が排除されます。V センス接続はポスト・フィルタ・フィードバック () にも使用することができ、フェライト・ビーズが原因で電圧降下によって発生するゲイン誤差や非直線性を補正することができます。VSNS 端子の後の相互接続抵抗は補正されないため、VSNS ピンはできる限り負荷の近くに接続してください。 電圧および電流検出の ADC には、DC ブロッキング・フィルタがあります。このフィルタのカットオフ周波数は調整可能です。また、フィルタは HPF_FREQ_REC[2:0] レジスタ・ビットを使用してバイパスすることもできます。 I センス・ブロックと V センス・ブロックは、ISNS_PD およぴ VSNS_PD レジスタ・ビットを Low にセットすることによりパワーアップ可能です。パワーダウンすると、デバイスはパワーダウン・ブロックに対してヌル・サンプルを返します。 ポスト・フィルタ・フィードバック (PFFB) このデバイスは、外部フィルタの後にアンプ・フィードバック・ループを閉じることにより、ポスト・フィルタ・フィードバックをサポートしています。フィードバックを適用するには、デバイスの VSNS_N 端子と VSNS_P 端子を使用します。たとえば、アンプ・ループの安定性を損なう外部フィルタが実装されている場合など、この機能をディセーブルにするには、PFFB_EN レジスタ・ビットを使用します。PFFB がディセーブルになると、フィードバックはデバイスの OUT_N ピンと OUT_P ピンから内部で配線されます。 PFFB 動作モードでは、外部フィルタが f0 > 10MHz かつ f0/Q > 2.5MHz の条件を満たす必要があります (f0 と Q は、外部フィルタのカットオフ周波数と品質係数です)。 負荷診断 TAS2780 は、スピーカ端子の開放や短絡を確認することができます。この機能により、スピーカの連続性やスピーカへのパターンを検証することができます。動作全体は TAS2780 によって実行され、結果は IRQZ ピンを使用したり、または完了時に I2C バスを経由して読み取ることで通知されます。負荷診断は、外部オーディオ・クロック (レジスタ・ビット LDG_CLK=0) または内部発振器 (LDG_CLK=1) を使用して実行することができます。 スピーカの開放 (上部 - UT) と短絡 (下部 - LT) スレッショルドは、LDG_RES_UT[31:0] および LDG_RES_LT[31:0] レジスタ・ビットを使用して構成されます。診断を実行するには、MODE[2:0] レジスタ・ビットの設定で負荷診断モードのいずれかを選択します。負荷診断はアクティブ・モードやスタンドアロンに移行する前に実行することができ、完了時にはソフトウェア・シャットダウンに戻ります。負荷診断が実行されると、-35dBFS で 22kHz を 100ms の間再生し、スピーカ配線の抵抗を測定します。この結果は、LDG_AVG[1:0] レジスタ・ビットで指定した時間の中で平均化されます。測定されたスピーカのインピーダンスは、LDS_RES_VAL[31:0] レジスタ・ビットから読み出すことが可能です。 サーマル・フォールドバック TAS2780 はダイ温度を監視し、ダイ温度がスレッショルドの設定値に到達すると、自動的にオーディオ信号に制限をかけることができます。内部の DSP が各レジスタに必要な計算を行うため、この保護メカニズムを構成するためにサーマル・フォールドバック・レジスタを使用することを推奨します。 サーマル・フォールドバックをディセーブルにするには、TFB_EN レジスタ・ビットを使用します。ダイ温度が TF_TEMP_TH[31:0] レジスタ・ビットで設定した値に達すると、この機能によりオーディオ信号は減衰を開始して、過熱によるデバイスのシャットダウンを防止します。この機能は、TF_LIMS[31:0] レジスタ・ビットに値を設定することにより、TF_TEMP_TH[31:0] レジスタ・ビットで設定した温度範囲でオーディオ信号を減衰します。サーマル・フォールドバック・アタックは 0.25dB/ms のレートに固定されています。最大減衰を指定するには、レジスタ・ビット TF_MAX_ATTN[31:0] を使用します。ただし、デバイスの温度が上昇し続ける場合は、最終的には過熱がトリガされます。減衰は TF_HOLD_CNT[31:0] レジスタ・ビットで設定したサンプル数の間保持された後、リリースを開始します。 過電力保護機能 TAS2780 は内部パワー FET の温度を監視します。最大連続電力が高く、パワー FET の温度がスレッショルド以上になると、内部保護回路はサーマル・フォールドバックをトリガし、それでも温度が上昇する場合はデバイスをシャットダウンします。 この保護メカニズムは 2 つのスレッショルド TH1 と TH2 に基づいています。TH1 スレッショルドは内部バンドギャップで測定された温度より 116℃高い温度で設定され、最低でも 250℃です。TH1 スレッショルドによって、サーマル・フォールドバックがトリガされます。 TH2 スレッショルドは TH1 より 40℃高く、これによりサーマル・シャットダウンがトリガされます。 2 つの検出メカニズムは、ページ 0x01、レジスタ 0x47 の TG_TH2 ビットと TG_TH1 ビットを Low にセットするとディセーブルにすることができます。 低バッテリ保護 VBAT1S 電源が 3.4V 未満の場合、パワー FET は負荷電流が高くなると飽和状態になることがあり、その結果、FET が接続されている PVDD の熱暴走によりデバイスが損傷する可能性があります。 損傷を防ぐためには、内部 SAR ADC で測定された VBAT1S レベルに基づいて OCP 制限を調整する必要があります。以下の表に、OCP が調整されるスレッショルドと、これらのスレッショルドをプログラムするレジスタの設定を示します。 VBAT1S 電源が 3.4V 未満のレベルで検出されると、レジスタをプログラムする前に、デバイスはソフトウェア・シャットダウンかアイドル・モードに移行する必要があります。 OCP スレッショルドと VBAT VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 上記の OCP スレッショルドの制御は、VBAT1S が外部から供給されるパワー・モード中で、Class-D 出力が PVDD (PWR_MODE0、PWR_MODE1) でスイッチングしている場合にのみ必要です。 クロックおよび PLL デバイスのクロックは、SBCLK 入力クロックから取得されます。#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46675 および #GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46256 に、各サンプリング・レートに対する有効な SBCLK クロック周波数と SBCLK 対 FSYNC 比を示します。 サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - サンプル・レートが SAMP_RATE[2:0] レジスタ・ビットによって適切に構成されている場合、SBCLK 対 FSYNC 比が有効である限り、構成を追加する必要はありません。デバイスは不適切な SBCLK 周波数や SBCLK 対 FSYNC 比を検出し、ボリュームは再生パスを低下させて、可聴アーティファクトを最小限に抑えます。クロック誤差が検出されると、DIS_CLK_HALT ビットが Low の場合、デバイスは CLK_HALT_TIMER[2:0] レジスタ・ビットで設定した時間経過後に低消費電力停止モードに入ります。さらに、CLK_PWR_UD_EN レジスタ・ビットが High にセットされていると、デバイスは有効なクロック信号で自動的に電源オンとオフを行うことができます。この機能がイネーブルの間、デバイスのサンプリング・レートを変更することはできません。この機能を正常に動作させるために、このモードでは DIS_CLK_HALT ビット・レジスタを Low にセットする必要があります。 超音波 TAS2780 には専用の電力モード (PWR_MODE3) があり、プレゼンス検出、ジェスチャー認識など最新の超音波アプリケーションで超音波を再生することができます。 超音波を再生する際は、設定を使用することを推奨します。 PWR_MODE3 モードでの動作時は、Class-D の出力段は外部の VBAT1S レールから供給されます。 エコー・リファレンス TAS2780 は、DSP 出力をループバックすることができます。 この機能により、ユーザーはノイズ・キャンセレーションやエコー修正アルゴリズムを実行することが可能です。 以下に、ブロック図を示します。 エコー・リファレンスのループバック エコー・リファレンスは、AUDIO_TX レジスタ・ビットの構成でイネーブルできます。スロットの長さとタイム・スロットは、AUDIO_SLEN および AUDIO_SLOT[5:0] レジスタ・ビットを使用して選択できます。 動作モード ハードウェア・シャットダウン デバイスは、SDZ ピンが Low にアサートされている場合に、ハードウェア・シャットダウン・モードに移行します。ハードウェア・シャットダウン・モードでは、デバイスは AVDD、IOVDD、PVDD、PVDDH、VBAT1S 電源からの最小静止電流を消費します。このモードでは、すべてのレジスタの状態が失われ、I2C 通信はディセーブルになります。 デフォルトでは、SDZ ピンが Low になると、デバイスはシャットダウン・タイマ (レジスタ・ビット SDZ_TIMEOUT[1:0]) で構成可能なタイムアウト設定の経過後に、強制的にハードウェア・シャットダウンに移行します。オーディオの再生中に SDZ が Low にアサートされると、デバイスはオーディオのボリュームを下げて、Class-D スイッチングを停止し、アナログとデジタル・ブロックをパワーダウンして、最後にハードウェア・シャットダウン・モードに移行します。デバイスが強制的にハードウェア・シャットダウン・モードに移行するように構成することも可能です。この場合、オーディオ・チャネルを穏やかにディセーブルする試みは行われません。シャットダウン・モードを制御するには、SDZ_MODE[1:0] レジスタ・ビットを使用します。 SDZ が解放されると、デバイスは ADDR ピンをサンプリングし、ソフトウェア・シャットダウン・モードに移行します。 モード制御とソフトウェア・リセット TAS2780 のモードは、MODE[2:0] レジスタ・ビットを書き込むことにより構成できます。 ソフトウェア・リセットを行うには、SW_RESET レジスタ・ビットを High にセットします。このビットはセルフ・クリアです。イネーブルになると、すべてのレジスタがそれぞれのデフォルト値に復元されます。 ソフトウェア・シャットダウン ソフトウェア・シャットダウン・モードでは、オーディオ再生に必要なすべてのアナログ・ブロックが停止しますが、これによりデバイスでレジスタの状態が失われることはありません。 このレジスタは、I2C インターフェイスで利用することができます。 ソフトウェア・シャットダウンをイネーブルにするには、MODE[2:0] レジスタ・ビットを 3'b010 にアサートします。ソフトウェア・シャットダウンがアサートされたときにオーディオが再生中の場合、Class-D はボリュームをランプダウンしてからシャットダウンします。デアサートされると、Class-D はスイッチングを開始し、ボリュームはプログラムされたデジタル・ボリューム設定に戻ります。 ミュート・モード TAS2780 は、MODE[2:0] レジスタ・ビットを 3'b001 にセットすることにより、Class-D アンプのボリュームをミュート状態まで低下させます。ミュート中でも Class-D は切り替わりますが、オーディオ・コンテンツは送信されません。ミュートがアサート解除されると、デバイスはボリュームをプログラムされたデジタル設定に戻します。 アクティブ・モード アクティブ・モードでは、Class-D に切り替わり、オーディオが再生されます。イネーブルの場合、スピーカ電圧と電流検出は動作可能です。MODE[2:0] レジスタ・ビットを 3'b000 にセットすると、アクティブ・モードに移行します。 診断モード TAS2780 には診断ジェネレータが実装されており、デバイスに PCM クロック送信をしなくても使用することができます。DG_CLK レジスタ・ビットが Low にセットされている場合、内部発振器は DG_SIG[4:0] ビットで選択したテスト・パターンを生成します。正弦波を生成するには、はじめに SAMP_RATE[2:0] レジスタ・ビットを使用してサンプリング周波数 fs を設定する必要があります。 診断モードでプログラム可能な DC レベルは、DG_DC_VAL[31:0] レジスタ・ビットを使用して設定します。 DC 診断トーンを再生するには、レジスタ 0x04 の HPF_FREQ_PB[2:0] ビットを 0h にセットします (DC ブロッカはディセーブル)。 ノイズ・ゲート・モード セクション 8.4.2.7 で説明するこの動作モードでは、TAS2780 は信号を監視し、信号がスレッショルド未満になると Class-D をパワーダウンします。 フォルトとステータス 起動シーケンスの間、AVDD ピンを監視する回路は、電源が有効になるまでデバイスをリセット状態に保持します (すべての構成レジスタを含む)。AVDD が有効で SDZ ピンが解放されるまで、デバイスはハードウェア・シャットダウンを終了しません。SDZ が解放されると、デジタル・コア電圧レギュレータが起動し、動作モードの検出が有効になります。AVDD が低電圧スレッショルドを下回ると、デバイスはただちにリセット状態に強制的に移行します。 また、デバイスは PVDD 電源を監視し、電源が PVDD 低電圧スレッショルドを下回ると、アナログ・コアをパワーダウン状態に保持します (レジスタ・ビット PVDDH_UVLO_TH[5:0] で設定)。TAS2780 がアクティブ動作中で、低電圧フォルトが発生した場合、アナログ・ブロックはただちにパワーダウンして、デバイスを保護します。これらのフォルトはラッチされるため、ハードウェアまたはソフトウェア・シャットダウンに遷移して、フォルトをクリアする必要があります。ラッチされたレジスタは、低電圧フォルトを通知します。 以下のような TDM クロックに伴うフォルトが検出された場合、デバイスはソフトウェア・シャットダウン・モードに遷移します。 * 無効な SBCLK 対 FSYNC 比 * 無効な FSYNC 周波数 * SBCLK または FSYNC クロックの停止 TDM クロック・エラーが検出されると、デバイスは可能な限りすぐにソフトウェア・シャットダウン・モードに遷移して、オーディオ・アーティファクトの可能性を制限します。すべての TDM クロック・エラーが解決すると、デバイスのボリュームは以前の再生状態に戻ります。TDM クロック・エラーの発生中は、クロック・エラー割り込みマスク・レジスタ・ビット IM_TDMCE が Low にセットされている場合、IRQZ ピンは Low にアサートされます。また、クロック・フォルトはラッチされたフォルト・ステータス・レジスタ (IR_TDMCE ビット) で読み戻すことも可能です。 I2C をプログラムしてアクティブ・モードに移行する前に、TDM クロックを利用可能にしておく必要があります。クロックがないままアクティブ・モードに移行すると、クロック・エラーを引き起こし、デバイスはソフトウェア・シャットダウンに入り、クロック・エラーに関連した割り込みが発生します。 TAS2780 はダイ温度と Class-D 負荷電流も監視しており、このどちらかが安全な値を超えると、ソフトウェア・シャットダウン・モードに移行します。TDM クロック・エラーと同様に、過熱や過電流に対してフォルト割り込みマスク・レジスタ・ビットが Low にセットされていれば、IRQZ ピンはこれらのフォルトで Low にアサートされます。フォルト・ステータスは、ラッチされたフォルト・レジスタでも監視することができます。 ダイの過熱と Class-D 過電流エラーは、どちらもラッチされます (たとえば、ハードウェアまたはソフトウェアのシャットダウン・シーケンスが適用されるまで、デバイスはソフトウェア・シャットダウンに移行します)。また、これらは所定の時間経過後に自動で再試行するようにプログラムすることが可能です。この動作を構成するには、OTE_RETRY、OCE_RETRY レジスタ・ビットを使用します (それぞれ、過熱用と過電流用)。ラッチ・モードでも、Class-D は再試行時間 (1.5s) が経過するまで、過熱や過電流エラーの後の再試行は行いません。この機能により、デバイスの損傷を引き起こす、デバイスへのストレスが急速に繰り返し与えられることを防ぎます。デバイスでハードウェアまたはソフトウェア・シャットダウンのサイクルが実行される場合、再試行時間が経過した後にのみ動作を開始します。 デフォルトでは、再試行機能はすべて無効になっています。 ソフトウェア・シャットダウンを終了してアクティブ・モードになっていると (010b～000b の MODE[2:0] ビットなど)、PVDD 低電圧が検出された場合、デバイスはソフトウェア・シャットダウン・モードに戻り、割り込み (IL_PUVLO) のフラグが立ちます。このフォルトを終了するには、ユーザーは割り込みをクリアし、再びアクティブ・モードに移行しようとする前に、MODE[2:0] ビットを使用してデバイスをソフトウェア・シャットダウンにプログラムする必要があります。 内部 VBAT1S LDO 低電圧が検出され、IL_LDO_UV 割り込みのフラグが立った場合、PWR_MODE2 でも同様の状況が発生する可能性があります。 ステータス・レジスタ (ステータス・マスク・レジスタ経由で有効になっている場合は、IRQZ ピンも同様) も、以下のようなリミッタ動作を通知します。リミッタがアクティブになっている場合、PVDD が変曲点を下回った場合、減衰が最大になった場合、リミッタが無限保持状態の場合、リミッタがオーディオをミュートにしている場合などです。 このような状況では、デバイスが PWR_MODE2 で動作している場合、VBAT1S ピンには内部 LDO から供給されます。保護回路はこのブロックを監視し、低電圧、過電圧、または LDO が過負荷の場合にフォルトを生成します。これらのフォルトのいずれかが発生すると、デバイスはソフトウェア・シャットダウン・モードに移行します。 IRQZ ピンはオープン・ドレイン出力で、マスクなしのフォルト発生中は Low にアサートされます。そのため、IOVDD への抵抗でプルアップする必要があります。内部プルアップ抵抗が実装されており、IRQZ_PU レジスタ・ビットを High にセットすることで、アクセス可能になります (ピンに接続される)。 IRQZ の割り込み構成を設定するには、IRQZ_PIN_CFG[1:0] レジスタ・ビットを使用します。IRQZ_POL レジスタ・ビットは割り込み極性を設定します。 INT_LTCH_CLR レジスタ・ビットを使用すると、すべての割り込みラッチのレジスタ・ビットをクリアすることができます。 ライブ・フラグ・レジスタは、デバイスがアクティブ・モードで動作中にのみアクティブになります。デバイスが I2C コマンドか、以下のいずれかのフォルト条件を満たしたことによってシャットダウンされると、ライブ・フラグはリセットされます。ラッチされたフラグはこの条件ではリセットされないため、ユーザーはステータスを読み取ることができます。 フォルト割り込みマスク 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 ノイズ・ゲートがアクティブ IL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 TDM 上のフォルトとステータス STATUS_TX レジスタ・ビットが High にセットされている場合、フォルト情報とデバイス動作情報を TDM バス経由で送信することができます。TDM バスのスロットの位置は、STATUS_SLOT[5:0] レジスタ・ビットを使用して構成することが可能です。 TDM 情報ビット TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 過渡シャットダウン・フェーズ中にのみ読み取り可能です。シャットダウン後、TDM ビットは使用できません。 温度の警告 TAS2780 はダイ温度を監視し、温度が 105℃、115℃、125℃、135℃を上回ると警告を出します。 警告はレジスタ 0x47 からライブで読み取るか、またはレジスタ 0x4F、ページ 0x00 にラッチされます。 電源シーケンス要件 SDZ ピンが Low に保持されている限り、ランプアップまたはランプダウンのレートの順序についての電源シーケンス要件はありません。 デジタル入力プルダウン I2S/TDM インターフェイス・ピンと ICC ピンにはオプションで弱いプルダウン抵抗があり、ピンがオープンになることを防止します。プルダウンのイネーブル / ディセーブルにはレジスタ・ビット DIN_PD[4:0] を使用します。ハードウェアのシャットダウン中はプルダウンはイネーブルになりません。 レジスタ・マップ レジスタ・サマリ表 ページ=0x00 アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック レジスタのサマリ表 ページ=0x01 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 レジスタ・サマリ表 ページ=0x04 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 レジスタ・サマリ表 ページ=0xFD アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 注と凡例 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値 PAGE (ページ=0x00 アドレス=0x00) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 SW_RESET (ページ=0x00 アドレス=0x01) [リセット=00h] ビット フィールド タイプ リセット 説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする MODE_CTRL (ページ=0x00 アドレス=0x02) [リセット=1Ah] ビット フィールド タイプ リセット 説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み CHNL_0 (ページ = 0x00 アドレス = 0x03) [リセット = 28h] ビット フィールド タイプ リセット 説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み DC_BLK0 (ページ = 0x00 アドレス = 0x04) [リセット = 21h] ビット フィールド タイプ リセット 説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください DC_BLK1 (ページ = 0x00 アドレス = 0x05) [リセット = 41h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください MISC_CFG1 (ページ=0x00 アドレス=0x06) [リセット=00h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い MISC_CFG2 (ページ=0x00 アドレス=0x07) [リセット=20h] ビット フィールド タイプ リセット 説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 TDM_CFG0 (ページ=0x00 アドレス=0x08) [リセット=09h] ビット フィールド タイプ リセット 説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low TDM_CFG1 (ページ=0x00 アドレス=0x09) [リセット=02h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG2 (ページ=0x00 アドレス=0x0A) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み LIM_MAX_ATTN (ページ=0x00 アドレス=0x0B) [リセット=80h] ビット フィールド タイプ リセット 説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み TDM_CFG3 (ページ=0x00 アドレス=0x0C) [リセット=10h] ビット フィールド タイプ リセット 説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 TDM_CFG4 (ページ=0x00 アドレス=0x0D) [リセット=13h] ビット フィールド タイプ リセット 説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG5 (ページ=0x00 アドレス=0x0E) [リセット=42h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット TDM_CFG6 (ページ=0x00 アドレス=0x0F) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット TDM_CFG7 (ページ=0x00 アドレス=0x10) [リセット=04h] ビット フィールド タイプ リセット 説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット TDM_CFG8 (ページ=0x00 アドレス=0x11) [リセット=05h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット TDM_CFG9 (ページ=0x00 アドレス=0x12) [リセット=06h] ビット フィールド タイプ リセット 説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット TDM_CFG10 (ページ=0x00 アドレス=0x13) [リセット=08h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 TDM_CFG11 (ページ=0x00 アドレス=0x14) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット ICC_CNFG2 (ページ=0x00 アドレス=0x15) [リセット=00h] ビット フィールド タイプ リセット 説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み TDM_CFG12 (ページ=0x00 アドレス=0x16) [リセット=12h] ビット フィールド タイプ リセット 説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット ICLA_CFG0 (ページ=0x00 アドレス=0x17) [リセット=0Ch] ビット フィールド タイプ リセット 説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル ICLA_CFG1 (ページ=0x00 アドレス=0x18) [リセット=00h] ビット フィールド タイプ リセット 説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル DG_0 (ページ = 0x00 アドレス = 0x19) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み DVC (ページ=0x00 アドレス=0x1A) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート LIM_CFG0 (ページ=0x00 アドレス=0x1B) [リセット=62h] ビット フィールド タイプ リセット 説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル LIM_CFG1 (ページ=0x00 アドレス=0x1C) [リセット=32h] ビット フィールド タイプ リセット 説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms BOP_CFG0 (ページ = 0x00 アドレス = 0x1D) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル BOP_CFG1 (ページ = 0x00 アドレス = 0x1E) [リセット = 32h] ビット フィールド タイプ リセット 説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル BOP_CFG2 (ページ = 0x00 アドレス = 0x1F) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG3 (ページ = 0x00 アドレス = 0x20) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG4 (ページ = 0x00 アドレス = 0x21) [リセット = 2Ch] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG5 (ページ = 0x00 アドレス = 0x22) [リセット = 4Ch] ビット フィールド タイプ リセット 説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG6 (ページ = 0x00 アドレス = 0x23) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み BOP_CFG7 (ページ = 0x00 アドレス = 0x24) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG8 (ページ = 0x00 アドレス = 0x25) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG9 (ページ = 0x00 アドレス = 0x26) [リセット = 32h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG10 (ページ = 0x00 アドレス = 0x27) [リセット = 46h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG11 (ページ = 0x00 アドレス = 0x28) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み BOP_CFG12 (ページ = 0x00 アドレス = 0x29) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG13 (ページ = 0x00 アドレス = 0x2A) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG14 (ページ = 0x00 アドレス = 0x2B) [リセット = 38h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG15 (ページ = 0x00 アドレス = 0x2C) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG17 (ページ = 0x00 アドレス = 0x2D) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み BOP_CFG18 (ページ = 0x00 アドレス = 0x2E) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG19 (ページ = 0x00 アドレス = 0x2F) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG20 (ページ = 0x00 アドレス = 0x30) [リセット = 3Eh] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG21 (ページ = 0x00 アドレス = 0x31) [リセット = 37h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG22 (ページ = 0x00 アドレス = 0x32) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 BOP_CFG23 (ページ = 0x00 アドレス = 0x33) [リセット = FFh] ビット フィールド タイプ リセット 説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 BOP_CFG24 (ページ = 0x00 アドレス = 0x34) [リセット = E6h] ビット フィールド タイプ リセット 説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み NG_CFG0 (ページ=0x00 アドレス=0x35) [リセット=BDh] ビット フィールド タイプ リセット 説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み NG_CFG1 (ページ=0x00 アドレス=0x36) [リセット=ADh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms LVS_CFG0 (ページ=0x00 アドレス=0x37) [リセット=A8h] ビット フィールド タイプ リセット 説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS DIN_PD (ページ = 0x00 アドレス = 0x38) [リセット = 03h] ビット フィールド タイプ リセット 説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み INT_MASK0 (ページ=0x00 アドレス=0x3B) [リセット=FCh] ビット フィールド タイプ リセット 説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり INT_MASK1 (ページ=0x00 アドレス=0x3C) [リセット=BFh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり INT_MASK4 (ページ=0x00 アドレス=0x3D) [リセット=DFh] ビット フィールド タイプ リセット 説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み INT_MASK2 (ページ=0x00 アドレス=0x40) [リセット=F6h] ビット フィールド タイプ リセット 説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり INT_MASK3 (ページ=0x00 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり INT_LIVE0 (ページ=0x00 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE1 (ページ=0x00 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり INT_LIVE1_0 (ページ=0x00 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み INT_LIVE2 (ページ=0x00 アドレス=0x47) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE3 (ページ=0x00 アドレス=0x48) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり INT_LTCH0 (ページ=0x00 アドレス=0x49) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり INT_LTCH1 (ページ=0x00 アドレス=0x4A) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり INT_LTCH1_0 (ページ=0x00 アドレス=0x4B) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み INT_LTCH2 (ページ=0x00 アドレス=0x4F) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり INT_LTCH3 (ページ=0x00 アドレス=0x50) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり INT_LTCH4 (ページ=0x00 アドレス=0x51) [リセット=00h] ビット フィールド タイプ リセット 説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される VBAT_MSB (ページ=0x00 アドレス=0x52) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 VBAT_LSB (ページ=0x00 アドレス=0x53) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み PVDD_MSB (ページ=0x00 アドレス=0x54) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 PVDD_LSB (ページ=0x00 アドレス=0x55) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み TEMP (ページ=0x00 アドレス=0x56) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 INT_CLK_CFG (ページ=0x00 アドレス=0x5C) [リセット=19h] ビット フィールド タイプ リセット 説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms MISC_CFG3 (ページ=0x00 アドレス=0x5D) [リセット=80h] ビット フィールド タイプ リセット 説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み CLOCK_CFG (ページ = 0x00 アドレス = 0x60) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み IDLE_IND (ページ=0x00 アドレス=0x63) [リセット=48] ビット フィールド タイプ リセット 説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み SAR_SAMP (ページ=0x00 アドレス=0x64) [リセット=84h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み MISC_CFG4 (ページ=0x00 アドレス=0x65) [リセット=08] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み IDLE_CFG (ページ=0x00 アドレス=0x67) [リセット=00h] ビット フィールド タイプ リセット 説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms CLK_CFG (ページ = 0x00 アドレス = 0x68) [リセット = 7Fh] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 LV_EN_CFG (ページ=0x00 アドレス=0x6A) [リセット=12h] ビット フィールド タイプ リセット 説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V NG_CFG2 (ページ=0x00 アドレス=0x6B) [リセット=43h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み NG_CFG3 (ページ=0x00 アドレス=0x6C) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG4 (ページ=0x00 アドレス=0x6D) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG5 (ページ=0x00 アドレス=0x6E) [リセット=1Ah] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG6 (ページ=0x00 アドレス=0x6F) [リセット=00h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) NG_CFG7 (ページ=0x00 アドレス=0x70) [リセット=96h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 例： NGFR_HYST[15:0] は、最後の 3 ビット (000) が破棄された 19 ビット処理の結果です 50ms と 48ksps の場合の式は以下のとおりです。 dec2bin[50*48,19]=dec2bin[2400,19]=0000000100101100000 結果：レジスタ 0x6F で 01h、レジスタ 0x70 で 2Ch。 PVDD_UVLO (ページ=0x00 アドレス=0x71) [リセット=02h] Y ブリッジを使用する場合 (PWR_MODE1 など)、PVDD UVLO スレッショルドを VBAT1S レベルより 2.5V 高く設定する必要があります。 ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V DMD (ページ = 0x00 アドレス = 0x73) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み I2C_CKSUM (ページ=0x00 アドレス=0x7E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 BOOK (ページ = 0x00 アドレス = 0x7F) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 INIT_0 (ページ=0x01 アドレス=0x17) [リセット=D0h] ビット フィールド タイプ リセット 説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み LSR (ページ=0x01 アドレス=0x19) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み INIT_1 (ページ=0x01 アドレス=0x21) [リセット=08h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み INIT_2 (ページ=0x01 アドレス=0x35) [リセット=75h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 INT_LDO (ページ=0x01 アドレス=0x36) [リセット=08h] ビット フィールド タイプ リセット 説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み SDOUT_HIZ_1 (ページ=0x01 アドレス=0x3D) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_2 (ページ=0x01 アドレス=0x3E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_3 (ページ=0x01 アドレス=0x3F) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_4 (ページ=0x01 アドレス=0x40) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_5 (ページ=0x01 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_6 (ページ=0x01 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_7 (ページ=0x01 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_8 (ページ=0x01 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_9 (ページ=0x01 アドレス=0x45) [リセット=00h] ビット フィールド タイプ リセット 説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み TG_EN (ページ=0x01 アドレス=0x47) [リセット=AB] ビット フィールド タイプ リセット 説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル EDGE_CTRL (ページ=0x01 アドレス=0x4C) [リセット=00h] B エッジ・レート・レジスタの説明を明確化。 yes ビット フィールド タイプ リセット 説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み DG_DC_VAL1 (ページ = 0x04 アドレス = 0x08) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DG_DC_VAL2 (ページ = 0x04 アドレス = 0x09) [リセット = 26h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DG_DC_VAL3 (ページ = 0x04 アドレス = 0x0A) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_DG_VAL4 (ページ = 0x04 アドレス = 0x0B) [リセット = 00h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} LIM_TH_MAX1 (ページ=0x04 アドレス=0x0C) [リセット=68h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX2 (ページ=0x04 アドレス=0x0D) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX3 (ページ=0x04 アドレス=0x0E) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX4 (ページ=0x04 アドレス=0x0F) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MIN1 (ページ=0x04 アドレス=0x10) [リセット=28h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN2 (ページ=0x04 アドレス=0x11) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN3 (ページ=0x04 アドレス=0x12) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN4 (ページ=0x04 アドレス=0x13) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_INF_PT1 (ページ=0x04 アドレス=0x14) [リセット=56h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT2 (ページ=0x04 アドレス=0x15) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT3 (ページ=0x04 アドレス=0x16) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT4 (ページ=0x04 アドレス=0x17) [リセット=00h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_SLOPE1 (ページ=0x04 アドレス=0x18) [リセット=10h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE2 (ページ=0x04 アドレス=0x19) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE3 (ページ=0x04 アドレス=0x1A) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE4 (ページ=0x04 アドレス=0x1B) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} TF_HLD1 (ページ=0x04 アドレス=0x1C) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD2 (ページ=0x04 アドレス=0x1D) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD3 (ページ=0x04 アドレス=0x1E) [リセット=64h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] TF_HLD4 (ページ=0x04 アドレス=0x1F) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_RLS1 (ページ=0x04 アドレス=0x20) [リセット=40h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS2 (ページ=0x04 アドレス=0x21) [リセット=BDh] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS3 (ページ=0x04 アドレス=0x22) [リセット=B8h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS4 (ページ=0x04 アドレス=0x23) [リセット=00h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_SLOPE1 (ページ=0x04 アドレス=0x24) [リセット=04h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE2 (ページ=0x04 アドレス=0x25) [リセット=08h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE3 (ページ=0x04 アドレス=0x26) [リセット=89h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE4 (ページ=0x04 アドレス=0x27) [リセット=00h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_TEMP_TH1 (ページ=0x04 アドレス=0x28) [リセット=39h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH2 (ページ=0x04 アドレス=0x29) [リセット=80h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH3 (ページ=0x04 アドレス=0x2A) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH4 (ページ=0x04 アドレス=0x2B) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} TF_MAX_ATTN1 (ページ=0x04 アドレス=0x2C) [リセット=2Dh] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN2 (ページ=0x04 アドレス=0x2D) [リセット=6Ah] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN3 (ページ=0x04 アドレス=0x2E) [リセット=86h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN4 (ページ=0x04 アドレス=0x2F) [リセット=00h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} LD_CFG0 (ページ=0x04 アドレス=0x40) [リセット=03h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG1 (ページ=0x04 アドレス=0x41) [リセット=20h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG2 (ページ=0x04 アドレス=0x42) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG3 (ページ=0x04 アドレス=0x43) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG4 (ページ=0x04 アドレス=0x44) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG5 (ページ=0x04 アドレス=0x45) [リセット=20h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG6 (ページ=0x04 アドレス=0x46) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG7 (ページ=0x04 アドレス=0x47) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} CLD_EFF_1 (ページ = 0x04 アドレス = 0x48) [リセット = 6Ch] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] CLD_EFF_2 (ページ = 0x04 アドレス = 0x49) [リセット = CCh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] CLD_EFF_3 (ページ = 0x04 アドレス = 0x4A) [リセット = CDh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] CLD_EFF_4 (ページ = 0x04 アドレス = 0x4B) [リセット = 00h] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] LDG_RES1 (ページ=0x04 アドレス=0x4C) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES2 (ページ=0x04 アドレス=0x4D) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES3 (ページ=0x04 アドレス=0x4E) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES4 (ページ=0x04 アドレス=0x4F) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。この最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する INIT_3 (ページ=0xFD アドレス=0x3E) [リセット=45h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 SDOUT の式 以下の式は、SDOUT で読み取ったデータの変換に使用できます。 PVDD (V)= 23* [Hex2Dec(SDOUTdata)]/2^PVDD_SlotLength デフォルトでは、PVDD_SlotLength = 8 です。 VBAT1S (V)= 8* [Hex2Dec(SDOUTdata)]/2^VBAT1S_SlotLength デフォルトでは、VBAT1S_SlotLength = 8 です。 TEMP (0C)= 256*[Hex2Dec(SDOUTdata)]/2^TEMP_SlotLength - 95 TEMP_SlotLength = 8。 詳細説明 概要 TAS2780 はモノラル・デジタル入力 Class-D アンプで、効率的なバッテリ動作と小さなソリューション・サイズが重要となるモバイル・アプリケーション向けに最適化されています。この中には、スピーカ IV (電流 / 電圧) 検出機能とブラウンアウト防止付きバッテリ・トラッキング制限機能が搭載されています。このデバイスは、TDM/I2S および I2C インターフェイスを使用して動作します。 フルスケール 入出力信号 フルスケール値 Class-D 出力 21dBV 電圧モニタ 23V 電流検出 5A 電圧検出 16Vpk 概要 TAS2780 はモノラル・デジタル入力 Class-D アンプで、効率的なバッテリ動作と小さなソリューション・サイズが重要となるモバイル・アプリケーション向けに最適化されています。この中には、スピーカ IV (電流 / 電圧) 検出機能とブラウンアウト防止付きバッテリ・トラッキング制限機能が搭載されています。このデバイスは、TDM/I2S および I2C インターフェイスを使用して動作します。 フルスケール 入出力信号 フルスケール値 Class-D 出力 21dBV 電圧モニタ 23V 電流検出 5A 電圧検出 16Vpk TAS2780 はモノラル・デジタル入力 Class-D アンプで、効率的なバッテリ動作と小さなソリューション・サイズが重要となるモバイル・アプリケーション向けに最適化されています。この中には、スピーカ IV (電流 / 電圧) 検出機能とブラウンアウト防止付きバッテリ・トラッキング制限機能が搭載されています。このデバイスは、TDM/I2S および I2C インターフェイスを使用して動作します。 フルスケール 入出力信号 フルスケール値 Class-D 出力 21dBV 電圧モニタ 23V 電流検出 5A 電圧検出 16Vpk TAS2780 はモノラル・デジタル入力 Class-D アンプで、効率的なバッテリ動作と小さなソリューション・サイズが重要となるモバイル・アプリケーション向けに最適化されています。この中には、スピーカ IV (電流 / 電圧) 検出機能とブラウンアウト防止付きバッテリ・トラッキング制限機能が搭載されています。このデバイスは、TDM/I2S および I2C インターフェイスを使用して動作します。22 フルスケール 入出力信号 フルスケール値 Class-D 出力 21dBV 電圧モニタ 23V 電流検出 5A 電圧検出 16Vpk フルスケール 入出力信号 フルスケール値 Class-D 出力 21dBV 電圧モニタ 23V 電流検出 5A 電圧検出 16Vpk 入出力信号 フルスケール値 入出力信号 フルスケール値 入出力信号フルスケール値 Class-D 出力 21dBV 電圧モニタ 23V 電流検出 5A 電圧検出 16Vpk Class-D 出力 21dBV Class-D 出力21dBV 電圧モニタ 23V 電圧モニタ23V 電流検出 5A 電流検出5A 電圧検出 16Vpk 電圧検出16Vpk 機能ブロック図 機能ブロック図 機能説明 デバイス・アドレスの選択 TAS2780 は、TDM/I2S インターフェイスを使用して動作します。オーディオ入出力は、I2S、左詰め、TDM などの形式を使用して FSYNC、SBCLK、SDIN、SDOUT ピン経由で行われます。構成とステータスは、I2C プロトコルを使用して SDA および SCL ピン経由で提供されます。 I2C アドレス用のデバイスの構成方法を以下の表に示します。ペリフェラル・アドレスは、R/W ビットを 0 にセットし、1 ビット左にシフトして表記しています (例：{ADDR[6:0],1b0})。アドレス構成を設定するには、公差が 5% 以内の抵抗を使用する必要があります。 I²C アドレスの選択 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 TAS2780 には、グローバルの 7 ビット I2C アドレス 0x80 が設定されています。イネーブルにすると、ADDR ピンの設定に関係なく、デバイスはこのアドレスで I2C コマンドに追加応答します。これにより、複数の TAS2780 デバイスを使用して、すべてのデバイスで同様の設定をプログラムする場合に、デバイス構成を迅速化することができます。複数のデバイスが I2C コマンドに応答しているため、マルチデバイスの書き込み中は I2C の ACK/NACK を使用することはできません。I2C の CRC 機能を使用して、各デバイスが I2C コマンドを正しく受信したかを確認する必要があります。グローバル・アドレスを使用して複数のデバイスへの書き込みが完了すると、ローカル・アドレスを使用して各デバイスの I2C_CKSUM レジスタの CRC をチェックし、適切な値が書き込まれたことを確認する必要があります。グローバル I2C アドレスをディセーブルにするには、I2C_GBL_EN レジスタ・ビットを使用します。SDZ ピンをリリースすると、ADDR ピンの自動サンプリングにより I2C アドレスが検出されます。さらに、電源投入後に I2C_AD_DET レジスタ・ビットを High に設定すると、アドレスが再検出され、ADDR ピンも再度サンプリングされます。 レジスタの構成 デバイスの構成と係数は、ページとブック方式で保存されます。各ページは 128 バイト、各ブックは 256 ページで構成されています。すべてのデバイス構成レジスタはブック 0 に保存されます。これは、電源投入時とソフトウェア・リセット後のデフォルト設定です。ブックとページは、の BOOK[7:0] レジスタ・ビットと、 の PAGE[7:0] レジスタ・ビットで設定できます。 ブック 0x00、ページ 0x04 のレジスタ・ビットをプログラムするには、4 つのレジスタ (32 ビット形式) のグループ単位で行う必要があります。各バイトは 1 レジスタに対応しており、最下位バイトはもっとも大きなレジスタ・アドレスに対応しています。たとえば、リミッタの最大スレッショルドをプログラムする場合、ページ 0x04 のレジスタ 0x0C～0x0F では、MSB はレジスタ 0x0C で、LSB はレジスタ 0x0F になります。 機能説明 デバイス・アドレスの選択 TAS2780 は、TDM/I2S インターフェイスを使用して動作します。オーディオ入出力は、I2S、左詰め、TDM などの形式を使用して FSYNC、SBCLK、SDIN、SDOUT ピン経由で行われます。構成とステータスは、I2C プロトコルを使用して SDA および SCL ピン経由で提供されます。 I2C アドレス用のデバイスの構成方法を以下の表に示します。ペリフェラル・アドレスは、R/W ビットを 0 にセットし、1 ビット左にシフトして表記しています (例：{ADDR[6:0],1b0})。アドレス構成を設定するには、公差が 5% 以内の抵抗を使用する必要があります。 I²C アドレスの選択 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 TAS2780 には、グローバルの 7 ビット I2C アドレス 0x80 が設定されています。イネーブルにすると、ADDR ピンの設定に関係なく、デバイスはこのアドレスで I2C コマンドに追加応答します。これにより、複数の TAS2780 デバイスを使用して、すべてのデバイスで同様の設定をプログラムする場合に、デバイス構成を迅速化することができます。複数のデバイスが I2C コマンドに応答しているため、マルチデバイスの書き込み中は I2C の ACK/NACK を使用することはできません。I2C の CRC 機能を使用して、各デバイスが I2C コマンドを正しく受信したかを確認する必要があります。グローバル・アドレスを使用して複数のデバイスへの書き込みが完了すると、ローカル・アドレスを使用して各デバイスの I2C_CKSUM レジスタの CRC をチェックし、適切な値が書き込まれたことを確認する必要があります。グローバル I2C アドレスをディセーブルにするには、I2C_GBL_EN レジスタ・ビットを使用します。SDZ ピンをリリースすると、ADDR ピンの自動サンプリングにより I2C アドレスが検出されます。さらに、電源投入後に I2C_AD_DET レジスタ・ビットを High に設定すると、アドレスが再検出され、ADDR ピンも再度サンプリングされます。 デバイス・アドレスの選択 TAS2780 は、TDM/I2S インターフェイスを使用して動作します。オーディオ入出力は、I2S、左詰め、TDM などの形式を使用して FSYNC、SBCLK、SDIN、SDOUT ピン経由で行われます。構成とステータスは、I2C プロトコルを使用して SDA および SCL ピン経由で提供されます。 I2C アドレス用のデバイスの構成方法を以下の表に示します。ペリフェラル・アドレスは、R/W ビットを 0 にセットし、1 ビット左にシフトして表記しています (例：{ADDR[6:0],1b0})。アドレス構成を設定するには、公差が 5% 以内の抵抗を使用する必要があります。 I²C アドレスの選択 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 TAS2780 には、グローバルの 7 ビット I2C アドレス 0x80 が設定されています。イネーブルにすると、ADDR ピンの設定に関係なく、デバイスはこのアドレスで I2C コマンドに追加応答します。これにより、複数の TAS2780 デバイスを使用して、すべてのデバイスで同様の設定をプログラムする場合に、デバイス構成を迅速化することができます。複数のデバイスが I2C コマンドに応答しているため、マルチデバイスの書き込み中は I2C の ACK/NACK を使用することはできません。I2C の CRC 機能を使用して、各デバイスが I2C コマンドを正しく受信したかを確認する必要があります。グローバル・アドレスを使用して複数のデバイスへの書き込みが完了すると、ローカル・アドレスを使用して各デバイスの I2C_CKSUM レジスタの CRC をチェックし、適切な値が書き込まれたことを確認する必要があります。グローバル I2C アドレスをディセーブルにするには、I2C_GBL_EN レジスタ・ビットを使用します。SDZ ピンをリリースすると、ADDR ピンの自動サンプリングにより I2C アドレスが検出されます。さらに、電源投入後に I2C_AD_DET レジスタ・ビットを High に設定すると、アドレスが再検出され、ADDR ピンも再度サンプリングされます。 TAS2780 は、TDM/I2S インターフェイスを使用して動作します。オーディオ入出力は、I2S、左詰め、TDM などの形式を使用して FSYNC、SBCLK、SDIN、SDOUT ピン経由で行われます。構成とステータスは、I2C プロトコルを使用して SDA および SCL ピン経由で提供されます。 I2C アドレス用のデバイスの構成方法を以下の表に示します。ペリフェラル・アドレスは、R/W ビットを 0 にセットし、1 ビット左にシフトして表記しています (例：{ADDR[6:0],1b0})。アドレス構成を設定するには、公差が 5% 以内の抵抗を使用する必要があります。 I²C アドレスの選択 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 TAS2780 には、グローバルの 7 ビット I2C アドレス 0x80 が設定されています。イネーブルにすると、ADDR ピンの設定に関係なく、デバイスはこのアドレスで I2C コマンドに追加応答します。これにより、複数の TAS2780 デバイスを使用して、すべてのデバイスで同様の設定をプログラムする場合に、デバイス構成を迅速化することができます。複数のデバイスが I2C コマンドに応答しているため、マルチデバイスの書き込み中は I2C の ACK/NACK を使用することはできません。I2C の CRC 機能を使用して、各デバイスが I2C コマンドを正しく受信したかを確認する必要があります。グローバル・アドレスを使用して複数のデバイスへの書き込みが完了すると、ローカル・アドレスを使用して各デバイスの I2C_CKSUM レジスタの CRC をチェックし、適切な値が書き込まれたことを確認する必要があります。グローバル I2C アドレスをディセーブルにするには、I2C_GBL_EN レジスタ・ビットを使用します。SDZ ピンをリリースすると、ADDR ピンの自動サンプリングにより I2C アドレスが検出されます。さらに、電源投入後に I2C_AD_DET レジスタ・ビットを High に設定すると、アドレスが再検出され、ADDR ピンも再度サンプリングされます。 TAS2780 は、TDM/I2S インターフェイスを使用して動作します。オーディオ入出力は、I2S、左詰め、TDM などの形式を使用して FSYNC、SBCLK、SDIN、SDOUT ピン経由で行われます。構成とステータスは、I2C プロトコルを使用して SDA および SCL ピン経由で提供されます。222I2C アドレス用のデバイスの構成方法を以下の表に示します。ペリフェラル・アドレスは、R/W ビットを 0 にセットし、1 ビット左にシフトして表記しています (例：{ADDR[6:0],1b0})。アドレス構成を設定するには、公差が 5% 以内の抵抗を使用する必要があります。2 I²C アドレスの選択 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 I²C アドレスの選択2 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 I2C アドレス 0x70 0x72 0x74 0x76 0x78 0x7A 0x7C 0x7E I2C アドレス20x700x720x740x760x780x7A0x7C0x7E ADDR ピン GND への短絡 470Ω を GND との間に接続 470Ω を AVDD との間に接続 2.2kΩ を GND との間に接続 2.2kΩ を AVDD との間に接続 10kΩ を GND との間に接続 10kΩ を AVDD との間に接続 AVDD への短絡 ADDR ピンGND への短絡470Ω を GND との間に接続470Ω を AVDD との間に接続2.2kΩ を GND との間に接続2.2kΩ を AVDD との間に接続10kΩ を GND との間に接続10kΩ を AVDD との間に接続AVDD への短絡TAS2780 には、グローバルの 7 ビット I2C アドレス 0x80 が設定されています。イネーブルにすると、ADDR ピンの設定に関係なく、デバイスはこのアドレスで I2C コマンドに追加応答します。これにより、複数の TAS2780 デバイスを使用して、すべてのデバイスで同様の設定をプログラムする場合に、デバイス構成を迅速化することができます。複数のデバイスが I2C コマンドに応答しているため、マルチデバイスの書き込み中は I2C の ACK/NACK を使用することはできません。I2C の CRC 機能を使用して、各デバイスが I2C コマンドを正しく受信したかを確認する必要があります。グローバル・アドレスを使用して複数のデバイスへの書き込みが完了すると、ローカル・アドレスを使用して各デバイスの I2C_CKSUM レジスタの CRC をチェックし、適切な値が書き込まれたことを確認する必要があります。グローバル I2C アドレスをディセーブルにするには、I2C_GBL_EN レジスタ・ビットを使用します。SDZ ピンをリリースすると、ADDR ピンの自動サンプリングにより I2C アドレスが検出されます。さらに、電源投入後に I2C_AD_DET レジスタ・ビットを High に設定すると、アドレスが再検出され、ADDR ピンも再度サンプリングされます。22222222 レジスタの構成 デバイスの構成と係数は、ページとブック方式で保存されます。各ページは 128 バイト、各ブックは 256 ページで構成されています。すべてのデバイス構成レジスタはブック 0 に保存されます。これは、電源投入時とソフトウェア・リセット後のデフォルト設定です。ブックとページは、の BOOK[7:0] レジスタ・ビットと、 の PAGE[7:0] レジスタ・ビットで設定できます。 ブック 0x00、ページ 0x04 のレジスタ・ビットをプログラムするには、4 つのレジスタ (32 ビット形式) のグループ単位で行う必要があります。各バイトは 1 レジスタに対応しており、最下位バイトはもっとも大きなレジスタ・アドレスに対応しています。たとえば、リミッタの最大スレッショルドをプログラムする場合、ページ 0x04 のレジスタ 0x0C～0x0F では、MSB はレジスタ 0x0C で、LSB はレジスタ 0x0F になります。 レジスタの構成 デバイスの構成と係数は、ページとブック方式で保存されます。各ページは 128 バイト、各ブックは 256 ページで構成されています。すべてのデバイス構成レジスタはブック 0 に保存されます。これは、電源投入時とソフトウェア・リセット後のデフォルト設定です。ブックとページは、の BOOK[7:0] レジスタ・ビットと、 の PAGE[7:0] レジスタ・ビットで設定できます。 ブック 0x00、ページ 0x04 のレジスタ・ビットをプログラムするには、4 つのレジスタ (32 ビット形式) のグループ単位で行う必要があります。各バイトは 1 レジスタに対応しており、最下位バイトはもっとも大きなレジスタ・アドレスに対応しています。たとえば、リミッタの最大スレッショルドをプログラムする場合、ページ 0x04 のレジスタ 0x0C～0x0F では、MSB はレジスタ 0x0C で、LSB はレジスタ 0x0F になります。 デバイスの構成と係数は、ページとブック方式で保存されます。各ページは 128 バイト、各ブックは 256 ページで構成されています。すべてのデバイス構成レジスタはブック 0 に保存されます。これは、電源投入時とソフトウェア・リセット後のデフォルト設定です。ブックとページは、の BOOK[7:0] レジスタ・ビットと、 の PAGE[7:0] レジスタ・ビットで設定できます。 ブック 0x00、ページ 0x04 のレジスタ・ビットをプログラムするには、4 つのレジスタ (32 ビット形式) のグループ単位で行う必要があります。各バイトは 1 レジスタに対応しており、最下位バイトはもっとも大きなレジスタ・アドレスに対応しています。たとえば、リミッタの最大スレッショルドをプログラムする場合、ページ 0x04 のレジスタ 0x0C～0x0F では、MSB はレジスタ 0x0C で、LSB はレジスタ 0x0F になります。 デバイスの構成と係数は、ページとブック方式で保存されます。各ページは 128 バイト、各ブックは 256 ページで構成されています。すべてのデバイス構成レジスタはブック 0 に保存されます。これは、電源投入時とソフトウェア・リセット後のデフォルト設定です。ブックとページは、の BOOK[7:0] レジスタ・ビットと、 の PAGE[7:0] レジスタ・ビットで設定できます。 ブック 0x00、ページ 0x04 のレジスタ・ビットをプログラムするには、4 つのレジスタ (32 ビット形式) のグループ単位で行う必要があります。各バイトは 1 レジスタに対応しており、最下位バイトはもっとも大きなレジスタ・アドレスに対応しています。たとえば、リミッタの最大スレッショルドをプログラムする場合、ページ 0x04 のレジスタ 0x0C～0x0F では、MSB はレジスタ 0x0C で、LSB はレジスタ 0x0F になります。 ブック 0x00、ページ 0x04 のレジスタ・ビットをプログラムするには、4 つのレジスタ (32 ビット形式) のグループ単位で行う必要があります。各バイトは 1 レジスタに対応しており、最下位バイトはもっとも大きなレジスタ・アドレスに対応しています。たとえば、リミッタの最大スレッショルドをプログラムする場合、ページ 0x04 のレジスタ 0x0C～0x0F では、MSB はレジスタ 0x0C で、LSB はレジスタ 0x0F になります。 デバイスの機能モード TDM ポート TAS2780 は、フレキシブルなシリアル・オーディオ・ポートを搭載しています。このポートは、ステレオ I2S、左揃え、TDM などさまざまなフォーマットに対応するように構成することができます。モノラル・オーディオ再生は、SDIN ピンから行うことが可能です。SDOUT ピンは、スピーカ電圧と電流センス、PVDD 電圧、ダイ温度、チャネル・ゲインなどのサンプル・ストリームを送信するために使用します。 TDM シリアル・オーディオ・ポートは、サンプル・レート 44.1/48kHz の場合には最大 16 の 32 ビット・タイム・スロット、サンプル・レート 88.2/96kHz の場合には最大 8 つの 32 ビット・タイム・スロットをサポートしています。有効な SBCLK 対 FSYNC 比は、16、24、32、48、64、96、128、192、256、512 です。デバイスはタイム・スロット数を自動検出できるため、プログラムする必要はありません。 デフォルトでは、TAS2780 は PCM 再生サンプル・レートを自動検出します。AUTO_RATE レジスタ・ビットを High にセットすることにより、この機能をディセーブルにして、デバイスを手動で構成することもできます。 AUTO_RATE レジスタ・ビットが High にセットされている場合 (TDM サンプル・レートの自動検出がディセーブル)、SAMP_RATE[2:0] レジスタ・ビットと SAMP_RATIO[3:0] レジスタ・ビットを使用して、PCM オーディオ・サンプル・レートを構成することができます。TAS2780 は堅牢なクロック・フォルト検出エンジンを搭載しており、FSYNC が構成されているサンプル・レートに合っていない場合 (AUTO_RATE = 1 の場合) や、SBCLK 対 FSYNC 比がサポートされていない場合に、再生パスのボリュームを自動的に低下させます (可聴アーティファクトが最小化されます)。クロックの周波数と比がどちらも有効であることが検出されると、デバイスは再生パスのボリュームを自動的に構成されている値に戻し、再生を再開します。 自動レート検出を使用すると、TDM バスで検出されたサンプリング・レートと SBCLK 対 FSYNC 比は、読み取り専用レジスタ・ビット FS_RATE[2:0] と FS_RATIO[3:0] に通知されます。 TAS2780 は、12MHz の SBCLK 動作をサポートしています。システムは、125 か 250 の比率を検出するか、または手動で構成する必要があります。ここで指定した比率にするとデータが切り捨てられるため、最後の 32 ビットのスロットを TDM (SDOUT) や ICC () を経由したデータ送信に使用することはできません。 以下の と に、再生用ポートの構成に必要なレシーバ・フレームのパラメータを示します。フレームは FSYNC が High から Low、または Low から High へのいずれかの遷移で開始します (FRAME_START レジスタ・ビットで設定)。FSYNC および SDIN は、SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用してサンプリングされます (RX_EDGE レジスタ・ビットで設定)。RX_OFFSET[4:0] レジスタ・ビットでは、FSYNC の遷移からタイム・スロット 0 の開始までの SBCLK のサイクル数を定義します。この値は通常、左揃えフォーマットの場合は 0、I2S フォーマットの場合は 1 に設定されます。 左揃えの TDM RX タイム・スロット TDM RX タイム・スロット RX_SLEN[1:0] レジスタ・ビットは、RX タイム・スロットの長さを 16、24、32 (デフォルト) ビットに設定します。タイム・スロット内のオーディオ・サンプルのワード長は、RX_WLEN[1:0] レジスタ・ビットで 16、20、24 (デフォルト)、32 ビットに設定します。デフォルトでは、RX ポートはタイム・スロット内のオーディオ・サンプルを左揃えにしますが、RX_JUSTIFY レジスタ・ビットで右揃えに変更することも可能です。TAS2780 は、モノラルとステレオのダウンミックス再生 ([L+R]/2) に対応しています。デフォルトでは、デバイスは I2C ベース・アドレスのオフセット (ADDR ピンで設定) と同じタイム・スロットからモノラル再生を行います。RX_SCFG[1:0] レジスタ・ビットを使用すると、RX_SLOT_L[3:0] レジスタ・ビットと RX_SLOT_R[3:0] レジスタ・ビットの設定により、再生ソースを左側のタイム・スロット、右側のタイム・スロット、またはステレオ・ダウンミックスにオーバーライドすることができます。 タイム・スロットがフレーム境界を超えたときに部分的に受信するか、すべて受信するかのいずれかを選択した場合、レシーバはデジタル的にミュートされたサンプルと同等のヌル・サンプルを返します。 TDM ポートは、SDOUT ピンで、スピーカ電圧センス、スピーカ電流センス、割り込みとステータス、PVDD 電圧、ダイ温度、チャネル・ゲインなど多数のサンプル・ストリームを送信できます。以下の に、タイム・スロットとフレームの開始場所のアライメント、および指定のサンプル・ストリームをタイム・スロットにマッピングする方法を示します。 TDM ポートの TX 図 SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用して、SDOUT ピンでデータを送信することができます。この機能は、TX_EDGE レジスタ・ビットをセットして構成できます。TX_OFFSET[2:0] レジスタ・ビットは、フレーム開始時からタイム・スロット 0 の開始時までの SBCLK のサイクル数を定義します。TDM と ICC TX は、TX_FILL レジスタ・ビットの設定に応じて、ロジック 0 かハイ・インピーダンスのいずれかを送信することができます。オプションのバス・キーパーは、バスを駆動しているすべてのデバイスがハイ・インピーダンスの場合、SDOUT ピンと ICC ピンの状態を弱く保持します。SDOUT で必要なバス・キーパーは 1 つだけのため、この機能は TX_KEEPEN レジスタ・ビットでディセーブルにできます。バス・キーパーは、TX_KEEPLN レジスタ・ビットを使用して、1LSB のみバスを保持するか、常時バスを保持するかを構成することができます。さらに、TX_KEEPCY レジスタ・ビットを使用して、キーパーの LSB をフル・サイクルで駆動するか、ハーフ・サイクルで駆動するかも設定できます。 TX_FILL レジスタ・ビットは、I2S バスにアンプが 1 つしかないモノラル・システムで使用されます。TX_FILL レジスタ・ビットを Low にセットしておくと、アンプに使用されないスロットにはすべて 0 が入ります。 複数のデバイスが同一の I2S バス上にある場合は、ページ 0x01 の SDOUT_HIZ レジスタが役立ちます。各デバイスは、バス上にある他のデバイスのスロット構成を認識できません。システム・レベルで SDOUT_HIZ レジスタを、設定が正しく行われ、内部や外部の競合が発生しないよう、適切にプログラムする必要があります。 各サンプル・ストリームは、1 つまたは 2 つの 8 ビット・タイム・スロットで構成されます。スピーカ電圧センスとスピーカ電流センスのサンプル・ストリームは 16 ビット精度のため、常に 2 つの TX タイム・スロットを使用します。PVDD 電圧と VBAT1S 電圧のストリームは 10 ビット精度であり、16 ビット・ワード (2 つのタイム・スロットを使用) の左揃えで送信されるか、または 8 ビットに切り捨てられて (上位 8MSB) シングル・タイム・スロットで送信されます。この構成は、PVDD_SLEN および VBAT1S_SLEN レジスタ・ビットで構成します。ダイ温度とゲインはどちらも 8 ビット精度で、シングル・タイム・スロットで送信されます。 各サンプル・ストリームのタイム・スロット・レジスタは、MSB の送信開始位置を定義します。デフォルトでは、VSNS_SLOT[5:0] レジスタ・ビットは 2 (10 進数) にセットされ、上位 8MSB はタイム・スロット 2 で送信され、下位 8LSB はタイム・スロット 3 で送信されます。このサンプル・ストリームは、VSNS_TX レジスタ・ビットを使用して個別にイネーブルやディセーブルに設定できます。ISNS_SLOT[5:0] レジスタ・ビットは、デフォルトでは 0 (10 進数) に設定されていますが、ISNS_TX レジスタ・ビットを使用して、サンプル・ストリームをイネーブルやディセーブルに設定することが可能です。ストリームのイネーブル / ディセーブル機能は、必ずしもバス上のすべてのデバイスにあるすべてのストリームを送信する必要はないため、TDM の帯域幅制限の管理に役立ちます。 アクティブに送信されるサンプル・ストリームに割り当てるタイム・スロットが競合しないようにすることが重要です。こうすることで、予測不可能な送信が生成され、ビット・スロットの競合が発生する (つまり、優先順位が定義されない) ことを防止します。 電流値と電圧値は、デフォルトでは全 16 ビットすべての測定値が送信されます。IVMON_LEN[1:0] レジスタ・ビットを使用すると、1 スロットで 8MSB ビットだけを送信するか、または複数のスロットにまたがって 12MSB ビットの値を送信することができます。ホスト・プロセッサで 24 ビットの I2S/TDM データのみを処理する場合は、特殊な 12 ビット・モードを使用します。デバイスは電圧センス・スロットと電流センス・スロットを 1 スロットずつオフに構成する必要があり、この結果、3 つの連続する 8 ビット・スロットが消費されます。このモードでは、デバイスは最初の 12MSB ビットを送信し、次に前のスロットで指定された 2 番目の 12MSB ビットを送信します。 タイム・スロットがフレーム境界を超えて送信されるように選択した場合、トランスミッタはフレーム境界で送信を切り捨てます。 VBAT1S、PVDD、温度の測定値用のタイム・スロットは、それぞれ VBAT1S_SLOT[5:0]、PVDD_SLOT[5:0]、TEMP_SLOT[5:0] レジスタ・ビットを使用して設定します。各サンプル・ストリームをイネーブルにするには、レジスタ・ビット VBAT1S_TX、PVDD_TX、TEMP_TX を High にセットします。スロット長は、VBAT1S_SLEN レジスタ・ビットと PVDD_SLEN レジスタ・ビットで選択します。 TDM の最後に処理されるオーディオ・スロットについては、イネーブル化や長さの設定にレジスタ・ビット AUDIO_SLOT[5:0]、AUDIO_TX、AUDIO_SLEN を使用します。 スロットのステータス情報は STATUS_SLOT[5:0] レジスタ・ビットで確認できます。STATUS_TX レジスタ・ビットを High にセットすると、ステータス送信はイネーブルになります。 TX リミッタ・ゲインを低減するスロット構成は、GAIN_SLOT[5:0] レジスタ・ビットを使用して 0 (デフォルト) から 63 までの範囲で設定できます。これは ICC () に使用され、TDM バスか ICC バスのいずれかで使用できます。この機能を使用するには、レジスタ・ビット GAIN_TX を High にセットする必要があります。 再生信号パス ハイパス・フィルタ オーディオ再生信号に過度な DC と低周波数の内容が含まれていると、ラウドスピーカが損傷する可能性があります。TAS2780 は、PCM 再生パスに対してこうした事象が発生することを防ぐハイパス・フィルタ (HPF) を搭載しています。HPF_FREQ_PB[2:0] レジスタ・ビットは、HPF のコーナー周波数を設定します。レジスタ・ビットを 3'b000 にセットすると、フィルタをバイパスさせることができます。 アンプの反転 TAS2780 は、OUT_P ピンと OUT_N ピンに非反転信号を出力します。AMP_INV レジスタ・ビットを High に設定することにより、出力をデジタル入力値に対して反転できます。 デジタル・ボリューム制御およびアンプ出力レベル オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。 アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、に記載しています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。 式 (1) で、アンプ出力電圧を計算します： VAMP= INPUT+ADVC+AAMP ここで VAMP は、アンプ出力電圧 (dBV) です INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です ADVC は、デジタル・ボリューム制御の設定を表す dB 数です AAMP は、アンプ出力レベルの設定を表す dBV 数です DVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスは DVC_RAMP_RATE[1:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。 DVC_RAMP_RATE[1:0] ビットが 2'b11 にセットされている場合、ボリュームのランプはディセーブルになります。この設定を使用すると、ボリュームのランプをシステム・コントローラで処理する場合に、起動、シャットダウン、デジタル・ボリュームの変更を迅速化することが可能です。 Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。 ここで： VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) です VSUP は、Class-D 出力段の電源です RL は、スピーカ負荷 (Ω) です RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です RFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です VBAT1S が Class-D 出力段を供給する場合、RFET の標準値は 0.5Ω です。PVDD が供給する場合、RFET の標準値は 0.25Ω です。 セーフ・モード セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 VBAT1S 電源 TAS2780 は、外部 VBAT1S 電源の有無にかかわらず動作可能です。外部 VBAT1S 電源を使用せずに構成した場合、PVDD 電圧は内部 LDO で使用されて、この電源電圧を生成します。 で推奨されているように、デカップリング・コンデンサを基板に実装する必要があります。この場合は、ソフトウェア・シャットダウンから移行する前に、VBAT1S_MODE ビットを High にセットしておく必要があります。VBAT1S 電源の動作モードの詳細については、 を参照してください。 低電圧信号伝送 (LVS) TAS2780 は、オーディオ・ストリームの絶対値を監視します。 入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります ( を参照)。 LVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。 信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。 オープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。 固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。 デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。 低電圧信号伝達 LVS 固定スレッショルドは、CDS_MODE[1:0]=11 ( の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 ( の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。 LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。 Y ブリッジ TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS () により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。 Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。 TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。 電力モード時の動作のプログラミングの詳細については、 を参照してください。 Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。 ノイズ・ゲート TAS2780 にはノイズ・ゲート機能が搭載されており、入力信号を監視し、NG_HYST[2:0] レジスタ・ビットで設定された時間を超えて NG_LVL[1:0] ビットで設定されたスレッショルド未満になると、Class-D をパワーダウンします。信号がスレッショルドを超えると、Class-D は 7 サンプル以内に再起動し、その後、オーディオ入力インターフェイスに適用されたサンプルは Class-D ブリッジに達します。この機能をイネーブルにするには、NG_EN ビットを High にセットします。イネーブルになると、チャネルをデバイスの処理遅延時間内に起動や停止することができ、追加で外部制御を行う必要はありません。また、NG_DVR_EN ビットを Low にセットすると、ノイズ・ゲート動作中にボリューム・ランプを使用することも可能です。 ノイズ・ゲートは、I2C 書き込みを追加することにより、より高分解能で構成することができます。このモードをイネーブルにするには NGFR_EN ビットを使用し、高分解能に設定するにはレジスタ・ビット NGFR_LVL[23:0] を使用します。高分解能ヒステリシスを設定するには、NGFR_HYST[18:3] レジスタ・ビットを使用します。 ブラウンアウト防止機能付き電源トラッキング・リミッタ TAS2780 には、歪みとブラウンアウト防止を制御して、ブラウンアウト・イベントを低減する電源トラッキング・リミッタが搭載されています。このブロックによって発生するゲイン低減は、チップ間ゲイン・アライメント (ICGA) () 機能を使用して複数のデバイスにまたがって調整することができます。DEV_MAX_ATTN[6:0] レジスタ・ビットで設定されるデバイスの最大減衰を使用すると、リミッタとブラウンアウト減衰の組み合わせを制限することが可能です。 電源トラッキング・リミッタ (STL) () とブラウンアウト防止 (BOP) () は別々に構成します。ICGA がイネーブルの場合、STL と BOP がゲインを低減する必要があるときは、複数のデバイスのゲインを同期します。ただし、デバイスでは BOP が優先されます。STL と BOP の両方がシステムに対して同時調整を行うことを防止するには、BOP の動作時に完全にこれがリリースされるまで STL と ICGA を一時停止します。 デバイスに適用する減衰には、リミッタ減衰 (ICLA) とブラウンアウト減衰 (ICBA) の合計か、またはこれら 2 つの最大値かのいずれかを、ICG_MODE レジスタ・ビットの設定によって選択することができます。 電源トラッキング・リミッタ (STL) TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。 電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。 構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。 リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。 出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。 電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。 PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。 レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。 BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 ブラウンアウト防止 (BOP) ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。 BOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。 使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。 各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。 デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。 BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。 ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。 読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。 電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 低バッテリ・トラッキング・リミッタ (LBTL) VBAT1S リミッタは、VBAT1S がより低電圧のとき (< 3.2V) にチャネル・ゲインを減衰させて、最大電力供給を低下させ、サーマル・シャットダウンを防止します。 VBAT1S に SAR 測定を使用して、リミッタは以下の式に基づきゲインを計算します。 LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV) プログラムされた信号ゲイン (アンプ・レベルと DVC) が以下の条件を満たす場合： AAMP + ADVC < LBTL_GAIN LBTL メカニズムはアクティブになりません。 式 (3) の VBLIM_GAIN は VBAT1S レベルに依存します (以下の表を参照)。 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 信号チェーンの全体のゲインは、SPL、BOP、LBTL で定義されるゲインの最小値になります。 チップ間のゲイン・アライメント (ICGA) TAS2780 は、専用の ICC 機能 () や TDM 出力バス (SDOUT) 経由を使用して、デバイス全体での STL のアライメントとブラウンアウト BOP ダイナミクスをサポートしています。これにより、制限イベント中やブラウンアウト・イベント中のチャネル間ゲインの一貫性を確保できます。これは、このダイナミクスがチャネルによって異なる可能性のあるオーディオ・コンテンツに依存しているためです。各デバイスは、他のデバイスに指定された数値に合わせるように構成できるため、相互に合わせるデバイスのグループを作成することが可能です。 オプションとして、STL と BOP のアクティビティは、24 ビットのタイム・スロットにある SDOUT ピンや ICC ピン上の各デバイスによって送信されます。リミッタとブラウンアウトの両方がイネーブルになっている場合、データはリミッタ用の 11 ビット・ワードとブラウンアウト・データ用の 13 ビット・ワードで構成されます。リミッタのみがイネーブルになっている場合、データはリミッタ・データ用の 12 ビット・ワードになります。ゲイン低減は、整列したすべてのデバイスにおいて、ICGA_SLOT[5:0] レジスタ・ビットで指定する最初のスロットから開始して、隣接するタイム・スロットに送信する必要があります。デバイスが隣接していれば、その順序は重要ではありません。リミッタのゲイン低減のタイム・スロットを構成するには GAIN_SLOT[5:0] レジスタ・ビットを使用し、イネーブルにするには GAIN_TX レジスタ・ビットを High にセットします。ICGA_SEN[7:0] レジスタ・ビットでは、ゲイン・アライメントのためにリスンするタイム・スロットを指定します。これにより、2～8 の間の任意の数のデバイスをグループ化することができます。アライメントを実行するには、これらのデバイスのうち最低でも 2 つがイネーブルになっている必要があります。 チップ間のリミッタ・アライメントをイネーブルにするには、ICLA_EN レジスタ・ビットを High にセットします。チップ間の BOP アライメントをイネーブルにするには、ICBA_EN レジスタ・ビットを High にセットします。デバイスはすべて、同一のリミッタとブラウンアウト防止設定で構成する必要があります。 チップ間通信 (ICC) ピン TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。 Class-D 設定 同期 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。 デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。 44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 出力スルーレート制御 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。 デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。 オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 SAR ADC SAR ADC は、PVDD 電圧、VBAT1S 電圧、ダイ温度を監視します。この変換結果は、レジスタの読み戻し (PVDD_CNV[11:0]、VBAT1S_CNV[11:0]、TMP_CNV[7:0] レジスタ・ビット) から参照可能です。PVDD 電圧と VBAT1S 電圧の変換は、リミッタとブラウンアウト防止ブロックにも使用されます。 デフォルトでは、VBAT1S 変換は BOP ソースが VBAT1S でも (BOP_SRC=0)、PVDD (BOP_SRC=1) でも、PVDD および温度とともにイネーブルになります。VBAT1S 変換をディセーブルにするには、ビット・レジスタ CONV_VBAT を Low にセットします。 ADC は、192kHz の固定サンプル・レートで、変換時間 5.2μs で実行されます。 温度のサンプリング・レートは 10K サンプル / 秒です。 PVDD 電圧、VBAT1S 電圧、ダイ温度の計算は、ページ 0x00 のレジスタ 0x52～0x56 の式を使用して行います。 レジスタ・ビットの中身は、常に MSB から LSB に向かって読み出します。 電流と電圧 (IV) の検出 TAS2780 はスピーカ電圧と電流検出の測定機能を実現しており、ラウドスピーカの動作をリアルタイムで監視することができます。VSNS_P ピンと VSNS_N ピンはフェライト・ビーズ・フィルタの後に接続するか、または EMI フィルタが使用されていない場合は OUT_P と OUT_N に直接接続する必要があります。V センス接続を行うと、パッケージング、PCB の相互接続、またはフェライト・ビーズ・フィルタ抵抗による電圧降下誤差が排除されます。V センス接続はポスト・フィルタ・フィードバック () にも使用することができ、フェライト・ビーズが原因で電圧降下によって発生するゲイン誤差や非直線性を補正することができます。VSNS 端子の後の相互接続抵抗は補正されないため、VSNS ピンはできる限り負荷の近くに接続してください。 電圧および電流検出の ADC には、DC ブロッキング・フィルタがあります。このフィルタのカットオフ周波数は調整可能です。また、フィルタは HPF_FREQ_REC[2:0] レジスタ・ビットを使用してバイパスすることもできます。 I センス・ブロックと V センス・ブロックは、ISNS_PD およぴ VSNS_PD レジスタ・ビットを Low にセットすることによりパワーアップ可能です。パワーダウンすると、デバイスはパワーダウン・ブロックに対してヌル・サンプルを返します。 ポスト・フィルタ・フィードバック (PFFB) このデバイスは、外部フィルタの後にアンプ・フィードバック・ループを閉じることにより、ポスト・フィルタ・フィードバックをサポートしています。フィードバックを適用するには、デバイスの VSNS_N 端子と VSNS_P 端子を使用します。たとえば、アンプ・ループの安定性を損なう外部フィルタが実装されている場合など、この機能をディセーブルにするには、PFFB_EN レジスタ・ビットを使用します。PFFB がディセーブルになると、フィードバックはデバイスの OUT_N ピンと OUT_P ピンから内部で配線されます。 PFFB 動作モードでは、外部フィルタが f0 > 10MHz かつ f0/Q > 2.5MHz の条件を満たす必要があります (f0 と Q は、外部フィルタのカットオフ周波数と品質係数です)。 負荷診断 TAS2780 は、スピーカ端子の開放や短絡を確認することができます。この機能により、スピーカの連続性やスピーカへのパターンを検証することができます。動作全体は TAS2780 によって実行され、結果は IRQZ ピンを使用したり、または完了時に I2C バスを経由して読み取ることで通知されます。負荷診断は、外部オーディオ・クロック (レジスタ・ビット LDG_CLK=0) または内部発振器 (LDG_CLK=1) を使用して実行することができます。 スピーカの開放 (上部 - UT) と短絡 (下部 - LT) スレッショルドは、LDG_RES_UT[31:0] および LDG_RES_LT[31:0] レジスタ・ビットを使用して構成されます。診断を実行するには、MODE[2:0] レジスタ・ビットの設定で負荷診断モードのいずれかを選択します。負荷診断はアクティブ・モードやスタンドアロンに移行する前に実行することができ、完了時にはソフトウェア・シャットダウンに戻ります。負荷診断が実行されると、-35dBFS で 22kHz を 100ms の間再生し、スピーカ配線の抵抗を測定します。この結果は、LDG_AVG[1:0] レジスタ・ビットで指定した時間の中で平均化されます。測定されたスピーカのインピーダンスは、LDS_RES_VAL[31:0] レジスタ・ビットから読み出すことが可能です。 サーマル・フォールドバック TAS2780 はダイ温度を監視し、ダイ温度がスレッショルドの設定値に到達すると、自動的にオーディオ信号に制限をかけることができます。内部の DSP が各レジスタに必要な計算を行うため、この保護メカニズムを構成するためにサーマル・フォールドバック・レジスタを使用することを推奨します。 サーマル・フォールドバックをディセーブルにするには、TFB_EN レジスタ・ビットを使用します。ダイ温度が TF_TEMP_TH[31:0] レジスタ・ビットで設定した値に達すると、この機能によりオーディオ信号は減衰を開始して、過熱によるデバイスのシャットダウンを防止します。この機能は、TF_LIMS[31:0] レジスタ・ビットに値を設定することにより、TF_TEMP_TH[31:0] レジスタ・ビットで設定した温度範囲でオーディオ信号を減衰します。サーマル・フォールドバック・アタックは 0.25dB/ms のレートに固定されています。最大減衰を指定するには、レジスタ・ビット TF_MAX_ATTN[31:0] を使用します。ただし、デバイスの温度が上昇し続ける場合は、最終的には過熱がトリガされます。減衰は TF_HOLD_CNT[31:0] レジスタ・ビットで設定したサンプル数の間保持された後、リリースを開始します。 過電力保護機能 TAS2780 は内部パワー FET の温度を監視します。最大連続電力が高く、パワー FET の温度がスレッショルド以上になると、内部保護回路はサーマル・フォールドバックをトリガし、それでも温度が上昇する場合はデバイスをシャットダウンします。 この保護メカニズムは 2 つのスレッショルド TH1 と TH2 に基づいています。TH1 スレッショルドは内部バンドギャップで測定された温度より 116℃高い温度で設定され、最低でも 250℃です。TH1 スレッショルドによって、サーマル・フォールドバックがトリガされます。 TH2 スレッショルドは TH1 より 40℃高く、これによりサーマル・シャットダウンがトリガされます。 2 つの検出メカニズムは、ページ 0x01、レジスタ 0x47 の TG_TH2 ビットと TG_TH1 ビットを Low にセットするとディセーブルにすることができます。 低バッテリ保護 VBAT1S 電源が 3.4V 未満の場合、パワー FET は負荷電流が高くなると飽和状態になることがあり、その結果、FET が接続されている PVDD の熱暴走によりデバイスが損傷する可能性があります。 損傷を防ぐためには、内部 SAR ADC で測定された VBAT1S レベルに基づいて OCP 制限を調整する必要があります。以下の表に、OCP が調整されるスレッショルドと、これらのスレッショルドをプログラムするレジスタの設定を示します。 VBAT1S 電源が 3.4V 未満のレベルで検出されると、レジスタをプログラムする前に、デバイスはソフトウェア・シャットダウンかアイドル・モードに移行する必要があります。 OCP スレッショルドと VBAT VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 上記の OCP スレッショルドの制御は、VBAT1S が外部から供給されるパワー・モード中で、Class-D 出力が PVDD (PWR_MODE0、PWR_MODE1) でスイッチングしている場合にのみ必要です。 クロックおよび PLL デバイスのクロックは、SBCLK 入力クロックから取得されます。#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46675 および #GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46256 に、各サンプリング・レートに対する有効な SBCLK クロック周波数と SBCLK 対 FSYNC 比を示します。 サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - サンプル・レートが SAMP_RATE[2:0] レジスタ・ビットによって適切に構成されている場合、SBCLK 対 FSYNC 比が有効である限り、構成を追加する必要はありません。デバイスは不適切な SBCLK 周波数や SBCLK 対 FSYNC 比を検出し、ボリュームは再生パスを低下させて、可聴アーティファクトを最小限に抑えます。クロック誤差が検出されると、DIS_CLK_HALT ビットが Low の場合、デバイスは CLK_HALT_TIMER[2:0] レジスタ・ビットで設定した時間経過後に低消費電力停止モードに入ります。さらに、CLK_PWR_UD_EN レジスタ・ビットが High にセットされていると、デバイスは有効なクロック信号で自動的に電源オンとオフを行うことができます。この機能がイネーブルの間、デバイスのサンプリング・レートを変更することはできません。この機能を正常に動作させるために、このモードでは DIS_CLK_HALT ビット・レジスタを Low にセットする必要があります。 超音波 TAS2780 には専用の電力モード (PWR_MODE3) があり、プレゼンス検出、ジェスチャー認識など最新の超音波アプリケーションで超音波を再生することができます。 超音波を再生する際は、設定を使用することを推奨します。 PWR_MODE3 モードでの動作時は、Class-D の出力段は外部の VBAT1S レールから供給されます。 エコー・リファレンス TAS2780 は、DSP 出力をループバックすることができます。 この機能により、ユーザーはノイズ・キャンセレーションやエコー修正アルゴリズムを実行することが可能です。 以下に、ブロック図を示します。 エコー・リファレンスのループバック エコー・リファレンスは、AUDIO_TX レジスタ・ビットの構成でイネーブルできます。スロットの長さとタイム・スロットは、AUDIO_SLEN および AUDIO_SLOT[5:0] レジスタ・ビットを使用して選択できます。 デバイスの機能モード TDM ポート TAS2780 は、フレキシブルなシリアル・オーディオ・ポートを搭載しています。このポートは、ステレオ I2S、左揃え、TDM などさまざまなフォーマットに対応するように構成することができます。モノラル・オーディオ再生は、SDIN ピンから行うことが可能です。SDOUT ピンは、スピーカ電圧と電流センス、PVDD 電圧、ダイ温度、チャネル・ゲインなどのサンプル・ストリームを送信するために使用します。 TDM シリアル・オーディオ・ポートは、サンプル・レート 44.1/48kHz の場合には最大 16 の 32 ビット・タイム・スロット、サンプル・レート 88.2/96kHz の場合には最大 8 つの 32 ビット・タイム・スロットをサポートしています。有効な SBCLK 対 FSYNC 比は、16、24、32、48、64、96、128、192、256、512 です。デバイスはタイム・スロット数を自動検出できるため、プログラムする必要はありません。 デフォルトでは、TAS2780 は PCM 再生サンプル・レートを自動検出します。AUTO_RATE レジスタ・ビットを High にセットすることにより、この機能をディセーブルにして、デバイスを手動で構成することもできます。 AUTO_RATE レジスタ・ビットが High にセットされている場合 (TDM サンプル・レートの自動検出がディセーブル)、SAMP_RATE[2:0] レジスタ・ビットと SAMP_RATIO[3:0] レジスタ・ビットを使用して、PCM オーディオ・サンプル・レートを構成することができます。TAS2780 は堅牢なクロック・フォルト検出エンジンを搭載しており、FSYNC が構成されているサンプル・レートに合っていない場合 (AUTO_RATE = 1 の場合) や、SBCLK 対 FSYNC 比がサポートされていない場合に、再生パスのボリュームを自動的に低下させます (可聴アーティファクトが最小化されます)。クロックの周波数と比がどちらも有効であることが検出されると、デバイスは再生パスのボリュームを自動的に構成されている値に戻し、再生を再開します。 自動レート検出を使用すると、TDM バスで検出されたサンプリング・レートと SBCLK 対 FSYNC 比は、読み取り専用レジスタ・ビット FS_RATE[2:0] と FS_RATIO[3:0] に通知されます。 TAS2780 は、12MHz の SBCLK 動作をサポートしています。システムは、125 か 250 の比率を検出するか、または手動で構成する必要があります。ここで指定した比率にするとデータが切り捨てられるため、最後の 32 ビットのスロットを TDM (SDOUT) や ICC () を経由したデータ送信に使用することはできません。 以下の と に、再生用ポートの構成に必要なレシーバ・フレームのパラメータを示します。フレームは FSYNC が High から Low、または Low から High へのいずれかの遷移で開始します (FRAME_START レジスタ・ビットで設定)。FSYNC および SDIN は、SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用してサンプリングされます (RX_EDGE レジスタ・ビットで設定)。RX_OFFSET[4:0] レジスタ・ビットでは、FSYNC の遷移からタイム・スロット 0 の開始までの SBCLK のサイクル数を定義します。この値は通常、左揃えフォーマットの場合は 0、I2S フォーマットの場合は 1 に設定されます。 左揃えの TDM RX タイム・スロット TDM RX タイム・スロット RX_SLEN[1:0] レジスタ・ビットは、RX タイム・スロットの長さを 16、24、32 (デフォルト) ビットに設定します。タイム・スロット内のオーディオ・サンプルのワード長は、RX_WLEN[1:0] レジスタ・ビットで 16、20、24 (デフォルト)、32 ビットに設定します。デフォルトでは、RX ポートはタイム・スロット内のオーディオ・サンプルを左揃えにしますが、RX_JUSTIFY レジスタ・ビットで右揃えに変更することも可能です。TAS2780 は、モノラルとステレオのダウンミックス再生 ([L+R]/2) に対応しています。デフォルトでは、デバイスは I2C ベース・アドレスのオフセット (ADDR ピンで設定) と同じタイム・スロットからモノラル再生を行います。RX_SCFG[1:0] レジスタ・ビットを使用すると、RX_SLOT_L[3:0] レジスタ・ビットと RX_SLOT_R[3:0] レジスタ・ビットの設定により、再生ソースを左側のタイム・スロット、右側のタイム・スロット、またはステレオ・ダウンミックスにオーバーライドすることができます。 タイム・スロットがフレーム境界を超えたときに部分的に受信するか、すべて受信するかのいずれかを選択した場合、レシーバはデジタル的にミュートされたサンプルと同等のヌル・サンプルを返します。 TDM ポートは、SDOUT ピンで、スピーカ電圧センス、スピーカ電流センス、割り込みとステータス、PVDD 電圧、ダイ温度、チャネル・ゲインなど多数のサンプル・ストリームを送信できます。以下の に、タイム・スロットとフレームの開始場所のアライメント、および指定のサンプル・ストリームをタイム・スロットにマッピングする方法を示します。 TDM ポートの TX 図 SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用して、SDOUT ピンでデータを送信することができます。この機能は、TX_EDGE レジスタ・ビットをセットして構成できます。TX_OFFSET[2:0] レジスタ・ビットは、フレーム開始時からタイム・スロット 0 の開始時までの SBCLK のサイクル数を定義します。TDM と ICC TX は、TX_FILL レジスタ・ビットの設定に応じて、ロジック 0 かハイ・インピーダンスのいずれかを送信することができます。オプションのバス・キーパーは、バスを駆動しているすべてのデバイスがハイ・インピーダンスの場合、SDOUT ピンと ICC ピンの状態を弱く保持します。SDOUT で必要なバス・キーパーは 1 つだけのため、この機能は TX_KEEPEN レジスタ・ビットでディセーブルにできます。バス・キーパーは、TX_KEEPLN レジスタ・ビットを使用して、1LSB のみバスを保持するか、常時バスを保持するかを構成することができます。さらに、TX_KEEPCY レジスタ・ビットを使用して、キーパーの LSB をフル・サイクルで駆動するか、ハーフ・サイクルで駆動するかも設定できます。 TX_FILL レジスタ・ビットは、I2S バスにアンプが 1 つしかないモノラル・システムで使用されます。TX_FILL レジスタ・ビットを Low にセットしておくと、アンプに使用されないスロットにはすべて 0 が入ります。 複数のデバイスが同一の I2S バス上にある場合は、ページ 0x01 の SDOUT_HIZ レジスタが役立ちます。各デバイスは、バス上にある他のデバイスのスロット構成を認識できません。システム・レベルで SDOUT_HIZ レジスタを、設定が正しく行われ、内部や外部の競合が発生しないよう、適切にプログラムする必要があります。 各サンプル・ストリームは、1 つまたは 2 つの 8 ビット・タイム・スロットで構成されます。スピーカ電圧センスとスピーカ電流センスのサンプル・ストリームは 16 ビット精度のため、常に 2 つの TX タイム・スロットを使用します。PVDD 電圧と VBAT1S 電圧のストリームは 10 ビット精度であり、16 ビット・ワード (2 つのタイム・スロットを使用) の左揃えで送信されるか、または 8 ビットに切り捨てられて (上位 8MSB) シングル・タイム・スロットで送信されます。この構成は、PVDD_SLEN および VBAT1S_SLEN レジスタ・ビットで構成します。ダイ温度とゲインはどちらも 8 ビット精度で、シングル・タイム・スロットで送信されます。 各サンプル・ストリームのタイム・スロット・レジスタは、MSB の送信開始位置を定義します。デフォルトでは、VSNS_SLOT[5:0] レジスタ・ビットは 2 (10 進数) にセットされ、上位 8MSB はタイム・スロット 2 で送信され、下位 8LSB はタイム・スロット 3 で送信されます。このサンプル・ストリームは、VSNS_TX レジスタ・ビットを使用して個別にイネーブルやディセーブルに設定できます。ISNS_SLOT[5:0] レジスタ・ビットは、デフォルトでは 0 (10 進数) に設定されていますが、ISNS_TX レジスタ・ビットを使用して、サンプル・ストリームをイネーブルやディセーブルに設定することが可能です。ストリームのイネーブル / ディセーブル機能は、必ずしもバス上のすべてのデバイスにあるすべてのストリームを送信する必要はないため、TDM の帯域幅制限の管理に役立ちます。 アクティブに送信されるサンプル・ストリームに割り当てるタイム・スロットが競合しないようにすることが重要です。こうすることで、予測不可能な送信が生成され、ビット・スロットの競合が発生する (つまり、優先順位が定義されない) ことを防止します。 電流値と電圧値は、デフォルトでは全 16 ビットすべての測定値が送信されます。IVMON_LEN[1:0] レジスタ・ビットを使用すると、1 スロットで 8MSB ビットだけを送信するか、または複数のスロットにまたがって 12MSB ビットの値を送信することができます。ホスト・プロセッサで 24 ビットの I2S/TDM データのみを処理する場合は、特殊な 12 ビット・モードを使用します。デバイスは電圧センス・スロットと電流センス・スロットを 1 スロットずつオフに構成する必要があり、この結果、3 つの連続する 8 ビット・スロットが消費されます。このモードでは、デバイスは最初の 12MSB ビットを送信し、次に前のスロットで指定された 2 番目の 12MSB ビットを送信します。 タイム・スロットがフレーム境界を超えて送信されるように選択した場合、トランスミッタはフレーム境界で送信を切り捨てます。 VBAT1S、PVDD、温度の測定値用のタイム・スロットは、それぞれ VBAT1S_SLOT[5:0]、PVDD_SLOT[5:0]、TEMP_SLOT[5:0] レジスタ・ビットを使用して設定します。各サンプル・ストリームをイネーブルにするには、レジスタ・ビット VBAT1S_TX、PVDD_TX、TEMP_TX を High にセットします。スロット長は、VBAT1S_SLEN レジスタ・ビットと PVDD_SLEN レジスタ・ビットで選択します。 TDM の最後に処理されるオーディオ・スロットについては、イネーブル化や長さの設定にレジスタ・ビット AUDIO_SLOT[5:0]、AUDIO_TX、AUDIO_SLEN を使用します。 スロットのステータス情報は STATUS_SLOT[5:0] レジスタ・ビットで確認できます。STATUS_TX レジスタ・ビットを High にセットすると、ステータス送信はイネーブルになります。 TX リミッタ・ゲインを低減するスロット構成は、GAIN_SLOT[5:0] レジスタ・ビットを使用して 0 (デフォルト) から 63 までの範囲で設定できます。これは ICC () に使用され、TDM バスか ICC バスのいずれかで使用できます。この機能を使用するには、レジスタ・ビット GAIN_TX を High にセットする必要があります。 TDM ポート TAS2780 は、フレキシブルなシリアル・オーディオ・ポートを搭載しています。このポートは、ステレオ I2S、左揃え、TDM などさまざまなフォーマットに対応するように構成することができます。モノラル・オーディオ再生は、SDIN ピンから行うことが可能です。SDOUT ピンは、スピーカ電圧と電流センス、PVDD 電圧、ダイ温度、チャネル・ゲインなどのサンプル・ストリームを送信するために使用します。 TDM シリアル・オーディオ・ポートは、サンプル・レート 44.1/48kHz の場合には最大 16 の 32 ビット・タイム・スロット、サンプル・レート 88.2/96kHz の場合には最大 8 つの 32 ビット・タイム・スロットをサポートしています。有効な SBCLK 対 FSYNC 比は、16、24、32、48、64、96、128、192、256、512 です。デバイスはタイム・スロット数を自動検出できるため、プログラムする必要はありません。 デフォルトでは、TAS2780 は PCM 再生サンプル・レートを自動検出します。AUTO_RATE レジスタ・ビットを High にセットすることにより、この機能をディセーブルにして、デバイスを手動で構成することもできます。 AUTO_RATE レジスタ・ビットが High にセットされている場合 (TDM サンプル・レートの自動検出がディセーブル)、SAMP_RATE[2:0] レジスタ・ビットと SAMP_RATIO[3:0] レジスタ・ビットを使用して、PCM オーディオ・サンプル・レートを構成することができます。TAS2780 は堅牢なクロック・フォルト検出エンジンを搭載しており、FSYNC が構成されているサンプル・レートに合っていない場合 (AUTO_RATE = 1 の場合) や、SBCLK 対 FSYNC 比がサポートされていない場合に、再生パスのボリュームを自動的に低下させます (可聴アーティファクトが最小化されます)。クロックの周波数と比がどちらも有効であることが検出されると、デバイスは再生パスのボリュームを自動的に構成されている値に戻し、再生を再開します。 自動レート検出を使用すると、TDM バスで検出されたサンプリング・レートと SBCLK 対 FSYNC 比は、読み取り専用レジスタ・ビット FS_RATE[2:0] と FS_RATIO[3:0] に通知されます。 TAS2780 は、12MHz の SBCLK 動作をサポートしています。システムは、125 か 250 の比率を検出するか、または手動で構成する必要があります。ここで指定した比率にするとデータが切り捨てられるため、最後の 32 ビットのスロットを TDM (SDOUT) や ICC () を経由したデータ送信に使用することはできません。 以下の と に、再生用ポートの構成に必要なレシーバ・フレームのパラメータを示します。フレームは FSYNC が High から Low、または Low から High へのいずれかの遷移で開始します (FRAME_START レジスタ・ビットで設定)。FSYNC および SDIN は、SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用してサンプリングされます (RX_EDGE レジスタ・ビットで設定)。RX_OFFSET[4:0] レジスタ・ビットでは、FSYNC の遷移からタイム・スロット 0 の開始までの SBCLK のサイクル数を定義します。この値は通常、左揃えフォーマットの場合は 0、I2S フォーマットの場合は 1 に設定されます。 左揃えの TDM RX タイム・スロット TDM RX タイム・スロット RX_SLEN[1:0] レジスタ・ビットは、RX タイム・スロットの長さを 16、24、32 (デフォルト) ビットに設定します。タイム・スロット内のオーディオ・サンプルのワード長は、RX_WLEN[1:0] レジスタ・ビットで 16、20、24 (デフォルト)、32 ビットに設定します。デフォルトでは、RX ポートはタイム・スロット内のオーディオ・サンプルを左揃えにしますが、RX_JUSTIFY レジスタ・ビットで右揃えに変更することも可能です。TAS2780 は、モノラルとステレオのダウンミックス再生 ([L+R]/2) に対応しています。デフォルトでは、デバイスは I2C ベース・アドレスのオフセット (ADDR ピンで設定) と同じタイム・スロットからモノラル再生を行います。RX_SCFG[1:0] レジスタ・ビットを使用すると、RX_SLOT_L[3:0] レジスタ・ビットと RX_SLOT_R[3:0] レジスタ・ビットの設定により、再生ソースを左側のタイム・スロット、右側のタイム・スロット、またはステレオ・ダウンミックスにオーバーライドすることができます。 タイム・スロットがフレーム境界を超えたときに部分的に受信するか、すべて受信するかのいずれかを選択した場合、レシーバはデジタル的にミュートされたサンプルと同等のヌル・サンプルを返します。 TDM ポートは、SDOUT ピンで、スピーカ電圧センス、スピーカ電流センス、割り込みとステータス、PVDD 電圧、ダイ温度、チャネル・ゲインなど多数のサンプル・ストリームを送信できます。以下の に、タイム・スロットとフレームの開始場所のアライメント、および指定のサンプル・ストリームをタイム・スロットにマッピングする方法を示します。 TDM ポートの TX 図 SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用して、SDOUT ピンでデータを送信することができます。この機能は、TX_EDGE レジスタ・ビットをセットして構成できます。TX_OFFSET[2:0] レジスタ・ビットは、フレーム開始時からタイム・スロット 0 の開始時までの SBCLK のサイクル数を定義します。TDM と ICC TX は、TX_FILL レジスタ・ビットの設定に応じて、ロジック 0 かハイ・インピーダンスのいずれかを送信することができます。オプションのバス・キーパーは、バスを駆動しているすべてのデバイスがハイ・インピーダンスの場合、SDOUT ピンと ICC ピンの状態を弱く保持します。SDOUT で必要なバス・キーパーは 1 つだけのため、この機能は TX_KEEPEN レジスタ・ビットでディセーブルにできます。バス・キーパーは、TX_KEEPLN レジスタ・ビットを使用して、1LSB のみバスを保持するか、常時バスを保持するかを構成することができます。さらに、TX_KEEPCY レジスタ・ビットを使用して、キーパーの LSB をフル・サイクルで駆動するか、ハーフ・サイクルで駆動するかも設定できます。 TX_FILL レジスタ・ビットは、I2S バスにアンプが 1 つしかないモノラル・システムで使用されます。TX_FILL レジスタ・ビットを Low にセットしておくと、アンプに使用されないスロットにはすべて 0 が入ります。 複数のデバイスが同一の I2S バス上にある場合は、ページ 0x01 の SDOUT_HIZ レジスタが役立ちます。各デバイスは、バス上にある他のデバイスのスロット構成を認識できません。システム・レベルで SDOUT_HIZ レジスタを、設定が正しく行われ、内部や外部の競合が発生しないよう、適切にプログラムする必要があります。 各サンプル・ストリームは、1 つまたは 2 つの 8 ビット・タイム・スロットで構成されます。スピーカ電圧センスとスピーカ電流センスのサンプル・ストリームは 16 ビット精度のため、常に 2 つの TX タイム・スロットを使用します。PVDD 電圧と VBAT1S 電圧のストリームは 10 ビット精度であり、16 ビット・ワード (2 つのタイム・スロットを使用) の左揃えで送信されるか、または 8 ビットに切り捨てられて (上位 8MSB) シングル・タイム・スロットで送信されます。この構成は、PVDD_SLEN および VBAT1S_SLEN レジスタ・ビットで構成します。ダイ温度とゲインはどちらも 8 ビット精度で、シングル・タイム・スロットで送信されます。 各サンプル・ストリームのタイム・スロット・レジスタは、MSB の送信開始位置を定義します。デフォルトでは、VSNS_SLOT[5:0] レジスタ・ビットは 2 (10 進数) にセットされ、上位 8MSB はタイム・スロット 2 で送信され、下位 8LSB はタイム・スロット 3 で送信されます。このサンプル・ストリームは、VSNS_TX レジスタ・ビットを使用して個別にイネーブルやディセーブルに設定できます。ISNS_SLOT[5:0] レジスタ・ビットは、デフォルトでは 0 (10 進数) に設定されていますが、ISNS_TX レジスタ・ビットを使用して、サンプル・ストリームをイネーブルやディセーブルに設定することが可能です。ストリームのイネーブル / ディセーブル機能は、必ずしもバス上のすべてのデバイスにあるすべてのストリームを送信する必要はないため、TDM の帯域幅制限の管理に役立ちます。 アクティブに送信されるサンプル・ストリームに割り当てるタイム・スロットが競合しないようにすることが重要です。こうすることで、予測不可能な送信が生成され、ビット・スロットの競合が発生する (つまり、優先順位が定義されない) ことを防止します。 電流値と電圧値は、デフォルトでは全 16 ビットすべての測定値が送信されます。IVMON_LEN[1:0] レジスタ・ビットを使用すると、1 スロットで 8MSB ビットだけを送信するか、または複数のスロットにまたがって 12MSB ビットの値を送信することができます。ホスト・プロセッサで 24 ビットの I2S/TDM データのみを処理する場合は、特殊な 12 ビット・モードを使用します。デバイスは電圧センス・スロットと電流センス・スロットを 1 スロットずつオフに構成する必要があり、この結果、3 つの連続する 8 ビット・スロットが消費されます。このモードでは、デバイスは最初の 12MSB ビットを送信し、次に前のスロットで指定された 2 番目の 12MSB ビットを送信します。 タイム・スロットがフレーム境界を超えて送信されるように選択した場合、トランスミッタはフレーム境界で送信を切り捨てます。 VBAT1S、PVDD、温度の測定値用のタイム・スロットは、それぞれ VBAT1S_SLOT[5:0]、PVDD_SLOT[5:0]、TEMP_SLOT[5:0] レジスタ・ビットを使用して設定します。各サンプル・ストリームをイネーブルにするには、レジスタ・ビット VBAT1S_TX、PVDD_TX、TEMP_TX を High にセットします。スロット長は、VBAT1S_SLEN レジスタ・ビットと PVDD_SLEN レジスタ・ビットで選択します。 TDM の最後に処理されるオーディオ・スロットについては、イネーブル化や長さの設定にレジスタ・ビット AUDIO_SLOT[5:0]、AUDIO_TX、AUDIO_SLEN を使用します。 スロットのステータス情報は STATUS_SLOT[5:0] レジスタ・ビットで確認できます。STATUS_TX レジスタ・ビットを High にセットすると、ステータス送信はイネーブルになります。 TX リミッタ・ゲインを低減するスロット構成は、GAIN_SLOT[5:0] レジスタ・ビットを使用して 0 (デフォルト) から 63 までの範囲で設定できます。これは ICC () に使用され、TDM バスか ICC バスのいずれかで使用できます。この機能を使用するには、レジスタ・ビット GAIN_TX を High にセットする必要があります。 TAS2780 は、フレキシブルなシリアル・オーディオ・ポートを搭載しています。このポートは、ステレオ I2S、左揃え、TDM などさまざまなフォーマットに対応するように構成することができます。モノラル・オーディオ再生は、SDIN ピンから行うことが可能です。SDOUT ピンは、スピーカ電圧と電流センス、PVDD 電圧、ダイ温度、チャネル・ゲインなどのサンプル・ストリームを送信するために使用します。 TDM シリアル・オーディオ・ポートは、サンプル・レート 44.1/48kHz の場合には最大 16 の 32 ビット・タイム・スロット、サンプル・レート 88.2/96kHz の場合には最大 8 つの 32 ビット・タイム・スロットをサポートしています。有効な SBCLK 対 FSYNC 比は、16、24、32、48、64、96、128、192、256、512 です。デバイスはタイム・スロット数を自動検出できるため、プログラムする必要はありません。 デフォルトでは、TAS2780 は PCM 再生サンプル・レートを自動検出します。AUTO_RATE レジスタ・ビットを High にセットすることにより、この機能をディセーブルにして、デバイスを手動で構成することもできます。 AUTO_RATE レジスタ・ビットが High にセットされている場合 (TDM サンプル・レートの自動検出がディセーブル)、SAMP_RATE[2:0] レジスタ・ビットと SAMP_RATIO[3:0] レジスタ・ビットを使用して、PCM オーディオ・サンプル・レートを構成することができます。TAS2780 は堅牢なクロック・フォルト検出エンジンを搭載しており、FSYNC が構成されているサンプル・レートに合っていない場合 (AUTO_RATE = 1 の場合) や、SBCLK 対 FSYNC 比がサポートされていない場合に、再生パスのボリュームを自動的に低下させます (可聴アーティファクトが最小化されます)。クロックの周波数と比がどちらも有効であることが検出されると、デバイスは再生パスのボリュームを自動的に構成されている値に戻し、再生を再開します。 自動レート検出を使用すると、TDM バスで検出されたサンプリング・レートと SBCLK 対 FSYNC 比は、読み取り専用レジスタ・ビット FS_RATE[2:0] と FS_RATIO[3:0] に通知されます。 TAS2780 は、12MHz の SBCLK 動作をサポートしています。システムは、125 か 250 の比率を検出するか、または手動で構成する必要があります。ここで指定した比率にするとデータが切り捨てられるため、最後の 32 ビットのスロットを TDM (SDOUT) や ICC () を経由したデータ送信に使用することはできません。 以下の と に、再生用ポートの構成に必要なレシーバ・フレームのパラメータを示します。フレームは FSYNC が High から Low、または Low から High へのいずれかの遷移で開始します (FRAME_START レジスタ・ビットで設定)。FSYNC および SDIN は、SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用してサンプリングされます (RX_EDGE レジスタ・ビットで設定)。RX_OFFSET[4:0] レジスタ・ビットでは、FSYNC の遷移からタイム・スロット 0 の開始までの SBCLK のサイクル数を定義します。この値は通常、左揃えフォーマットの場合は 0、I2S フォーマットの場合は 1 に設定されます。 左揃えの TDM RX タイム・スロット TDM RX タイム・スロット RX_SLEN[1:0] レジスタ・ビットは、RX タイム・スロットの長さを 16、24、32 (デフォルト) ビットに設定します。タイム・スロット内のオーディオ・サンプルのワード長は、RX_WLEN[1:0] レジスタ・ビットで 16、20、24 (デフォルト)、32 ビットに設定します。デフォルトでは、RX ポートはタイム・スロット内のオーディオ・サンプルを左揃えにしますが、RX_JUSTIFY レジスタ・ビットで右揃えに変更することも可能です。TAS2780 は、モノラルとステレオのダウンミックス再生 ([L+R]/2) に対応しています。デフォルトでは、デバイスは I2C ベース・アドレスのオフセット (ADDR ピンで設定) と同じタイム・スロットからモノラル再生を行います。RX_SCFG[1:0] レジスタ・ビットを使用すると、RX_SLOT_L[3:0] レジスタ・ビットと RX_SLOT_R[3:0] レジスタ・ビットの設定により、再生ソースを左側のタイム・スロット、右側のタイム・スロット、またはステレオ・ダウンミックスにオーバーライドすることができます。 タイム・スロットがフレーム境界を超えたときに部分的に受信するか、すべて受信するかのいずれかを選択した場合、レシーバはデジタル的にミュートされたサンプルと同等のヌル・サンプルを返します。 TDM ポートは、SDOUT ピンで、スピーカ電圧センス、スピーカ電流センス、割り込みとステータス、PVDD 電圧、ダイ温度、チャネル・ゲインなど多数のサンプル・ストリームを送信できます。以下の に、タイム・スロットとフレームの開始場所のアライメント、および指定のサンプル・ストリームをタイム・スロットにマッピングする方法を示します。 TDM ポートの TX 図 SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用して、SDOUT ピンでデータを送信することができます。この機能は、TX_EDGE レジスタ・ビットをセットして構成できます。TX_OFFSET[2:0] レジスタ・ビットは、フレーム開始時からタイム・スロット 0 の開始時までの SBCLK のサイクル数を定義します。TDM と ICC TX は、TX_FILL レジスタ・ビットの設定に応じて、ロジック 0 かハイ・インピーダンスのいずれかを送信することができます。オプションのバス・キーパーは、バスを駆動しているすべてのデバイスがハイ・インピーダンスの場合、SDOUT ピンと ICC ピンの状態を弱く保持します。SDOUT で必要なバス・キーパーは 1 つだけのため、この機能は TX_KEEPEN レジスタ・ビットでディセーブルにできます。バス・キーパーは、TX_KEEPLN レジスタ・ビットを使用して、1LSB のみバスを保持するか、常時バスを保持するかを構成することができます。さらに、TX_KEEPCY レジスタ・ビットを使用して、キーパーの LSB をフル・サイクルで駆動するか、ハーフ・サイクルで駆動するかも設定できます。 TX_FILL レジスタ・ビットは、I2S バスにアンプが 1 つしかないモノラル・システムで使用されます。TX_FILL レジスタ・ビットを Low にセットしておくと、アンプに使用されないスロットにはすべて 0 が入ります。 複数のデバイスが同一の I2S バス上にある場合は、ページ 0x01 の SDOUT_HIZ レジスタが役立ちます。各デバイスは、バス上にある他のデバイスのスロット構成を認識できません。システム・レベルで SDOUT_HIZ レジスタを、設定が正しく行われ、内部や外部の競合が発生しないよう、適切にプログラムする必要があります。 各サンプル・ストリームは、1 つまたは 2 つの 8 ビット・タイム・スロットで構成されます。スピーカ電圧センスとスピーカ電流センスのサンプル・ストリームは 16 ビット精度のため、常に 2 つの TX タイム・スロットを使用します。PVDD 電圧と VBAT1S 電圧のストリームは 10 ビット精度であり、16 ビット・ワード (2 つのタイム・スロットを使用) の左揃えで送信されるか、または 8 ビットに切り捨てられて (上位 8MSB) シングル・タイム・スロットで送信されます。この構成は、PVDD_SLEN および VBAT1S_SLEN レジスタ・ビットで構成します。ダイ温度とゲインはどちらも 8 ビット精度で、シングル・タイム・スロットで送信されます。 各サンプル・ストリームのタイム・スロット・レジスタは、MSB の送信開始位置を定義します。デフォルトでは、VSNS_SLOT[5:0] レジスタ・ビットは 2 (10 進数) にセットされ、上位 8MSB はタイム・スロット 2 で送信され、下位 8LSB はタイム・スロット 3 で送信されます。このサンプル・ストリームは、VSNS_TX レジスタ・ビットを使用して個別にイネーブルやディセーブルに設定できます。ISNS_SLOT[5:0] レジスタ・ビットは、デフォルトでは 0 (10 進数) に設定されていますが、ISNS_TX レジスタ・ビットを使用して、サンプル・ストリームをイネーブルやディセーブルに設定することが可能です。ストリームのイネーブル / ディセーブル機能は、必ずしもバス上のすべてのデバイスにあるすべてのストリームを送信する必要はないため、TDM の帯域幅制限の管理に役立ちます。 アクティブに送信されるサンプル・ストリームに割り当てるタイム・スロットが競合しないようにすることが重要です。こうすることで、予測不可能な送信が生成され、ビット・スロットの競合が発生する (つまり、優先順位が定義されない) ことを防止します。 電流値と電圧値は、デフォルトでは全 16 ビットすべての測定値が送信されます。IVMON_LEN[1:0] レジスタ・ビットを使用すると、1 スロットで 8MSB ビットだけを送信するか、または複数のスロットにまたがって 12MSB ビットの値を送信することができます。ホスト・プロセッサで 24 ビットの I2S/TDM データのみを処理する場合は、特殊な 12 ビット・モードを使用します。デバイスは電圧センス・スロットと電流センス・スロットを 1 スロットずつオフに構成する必要があり、この結果、3 つの連続する 8 ビット・スロットが消費されます。このモードでは、デバイスは最初の 12MSB ビットを送信し、次に前のスロットで指定された 2 番目の 12MSB ビットを送信します。 タイム・スロットがフレーム境界を超えて送信されるように選択した場合、トランスミッタはフレーム境界で送信を切り捨てます。 VBAT1S、PVDD、温度の測定値用のタイム・スロットは、それぞれ VBAT1S_SLOT[5:0]、PVDD_SLOT[5:0]、TEMP_SLOT[5:0] レジスタ・ビットを使用して設定します。各サンプル・ストリームをイネーブルにするには、レジスタ・ビット VBAT1S_TX、PVDD_TX、TEMP_TX を High にセットします。スロット長は、VBAT1S_SLEN レジスタ・ビットと PVDD_SLEN レジスタ・ビットで選択します。 TDM の最後に処理されるオーディオ・スロットについては、イネーブル化や長さの設定にレジスタ・ビット AUDIO_SLOT[5:0]、AUDIO_TX、AUDIO_SLEN を使用します。 スロットのステータス情報は STATUS_SLOT[5:0] レジスタ・ビットで確認できます。STATUS_TX レジスタ・ビットを High にセットすると、ステータス送信はイネーブルになります。 TX リミッタ・ゲインを低減するスロット構成は、GAIN_SLOT[5:0] レジスタ・ビットを使用して 0 (デフォルト) から 63 までの範囲で設定できます。これは ICC () に使用され、TDM バスか ICC バスのいずれかで使用できます。この機能を使用するには、レジスタ・ビット GAIN_TX を High にセットする必要があります。 TAS2780 は、フレキシブルなシリアル・オーディオ・ポートを搭載しています。このポートは、ステレオ I2S、左揃え、TDM などさまざまなフォーマットに対応するように構成することができます。モノラル・オーディオ再生は、SDIN ピンから行うことが可能です。SDOUT ピンは、スピーカ電圧と電流センス、PVDD 電圧、ダイ温度、チャネル・ゲインなどのサンプル・ストリームを送信するために使用します。TAS27802PVDD TDM シリアル・オーディオ・ポートは、サンプル・レート 44.1/48kHz の場合には最大 16 の 32 ビット・タイム・スロット、サンプル・レート 88.2/96kHz の場合には最大 8 つの 32 ビット・タイム・スロットをサポートしています。有効な SBCLK 対 FSYNC 比は、16、24、32、48、64、96、128、192、256、512 です。デバイスはタイム・スロット数を自動検出できるため、プログラムする必要はありません。TDM シリアル・オーディオ・ポートは、サンプル・レート 44.1/48kHz の場合には最大 16 の 32 ビット・タイム・スロット、サンプル・レート 88.2/96kHz の場合には最大 8 つの 32 ビット・タイム・スロットをサポートしています。デフォルトでは、TAS2780 は PCM 再生サンプル・レートを自動検出します。AUTO_RATE レジスタ・ビットを High にセットすることにより、この機能をディセーブルにして、デバイスを手動で構成することもできます。TAS2780AUTO_RATE レジスタ・ビットが High にセットされている場合 (TDM サンプル・レートの自動検出がディセーブル)、SAMP_RATE[2:0] レジスタ・ビットと SAMP_RATIO[3:0] レジスタ・ビットを使用して、PCM オーディオ・サンプル・レートを構成することができます。TAS2780 は堅牢なクロック・フォルト検出エンジンを搭載しており、FSYNC が構成されているサンプル・レートに合っていない場合 (AUTO_RATE = 1 の場合) や、SBCLK 対 FSYNC 比がサポートされていない場合に、再生パスのボリュームを自動的に低下させます (可聴アーティファクトが最小化されます)。クロックの周波数と比がどちらも有効であることが検出されると、デバイスは再生パスのボリュームを自動的に構成されている値に戻し、再生を再開します。TAS2780自動レート検出を使用すると、TDM バスで検出されたサンプリング・レートと SBCLK 対 FSYNC 比は、読み取り専用レジスタ・ビット FS_RATE[2:0] と FS_RATIO[3:0] に通知されます。 TAS2780 は、12MHz の SBCLK 動作をサポートしています。システムは、125 か 250 の比率を検出するか、または手動で構成する必要があります。ここで指定した比率にするとデータが切り捨てられるため、最後の 32 ビットのスロットを TDM (SDOUT) や ICC () を経由したデータ送信に使用することはできません。TAS2780以下の と に、再生用ポートの構成に必要なレシーバ・フレームのパラメータを示します。フレームは FSYNC が High から Low、または Low から High へのいずれかの遷移で開始します (FRAME_START レジスタ・ビットで設定)。FSYNC および SDIN は、SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用してサンプリングされます (RX_EDGE レジスタ・ビットで設定)。RX_OFFSET[4:0] レジスタ・ビットでは、FSYNC の遷移からタイム・スロット 0 の開始までの SBCLK のサイクル数を定義します。この値は通常、左揃えフォーマットの場合は 0、I2S フォーマットの場合は 1 に設定されます。2 左揃えの TDM RX タイム・スロット 左揃えの TDM RX タイム・スロット TDM RX タイム・スロット TDM RX タイム・スロットRX_SLEN[1:0] レジスタ・ビットは、RX タイム・スロットの長さを 16、24、32 (デフォルト) ビットに設定します。タイム・スロット内のオーディオ・サンプルのワード長は、RX_WLEN[1:0] レジスタ・ビットで 16、20、24 (デフォルト)、32 ビットに設定します。デフォルトでは、RX ポートはタイム・スロット内のオーディオ・サンプルを左揃えにしますが、RX_JUSTIFY レジスタ・ビットで右揃えに変更することも可能です。TAS2780 は、モノラルとステレオのダウンミックス再生 ([L+R]/2) に対応しています。デフォルトでは、デバイスは I2C ベース・アドレスのオフセット (ADDR ピンで設定) と同じタイム・スロットからモノラル再生を行います。RX_SCFG[1:0] レジスタ・ビットを使用すると、RX_SLOT_L[3:0] レジスタ・ビットと RX_SLOT_R[3:0] レジスタ・ビットの設定により、再生ソースを左側のタイム・スロット、右側のタイム・スロット、またはステレオ・ダウンミックスにオーバーライドすることができます。TAS27802タイム・スロットがフレーム境界を超えたときに部分的に受信するか、すべて受信するかのいずれかを選択した場合、レシーバはデジタル的にミュートされたサンプルと同等のヌル・サンプルを返します。TDM ポートは、SDOUT ピンで、スピーカ電圧センス、スピーカ電流センス、割り込みとステータス、PVDD 電圧、ダイ温度、チャネル・ゲインなど多数のサンプル・ストリームを送信できます。以下の に、タイム・スロットとフレームの開始場所のアライメント、および指定のサンプル・ストリームをタイム・スロットにマッピングする方法を示します。PVDD TDM ポートの TX 図 TDM ポートの TX 図SBCLK の立ち上がりエッジか立ち下がりエッジのいずれかを使用して、SDOUT ピンでデータを送信することができます。この機能は、TX_EDGE レジスタ・ビットをセットして構成できます。TX_OFFSET[2:0] レジスタ・ビットは、フレーム開始時からタイム・スロット 0 の開始時までの SBCLK のサイクル数を定義します。TDM と ICC TX は、TX_FILL レジスタ・ビットの設定に応じて、ロジック 0 かハイ・インピーダンスのいずれかを送信することができます。オプションのバス・キーパーは、バスを駆動しているすべてのデバイスがハイ・インピーダンスの場合、SDOUT ピンと ICC ピンの状態を弱く保持します。SDOUT で必要なバス・キーパーは 1 つだけのため、この機能は TX_KEEPEN レジスタ・ビットでディセーブルにできます。バス・キーパーは、TX_KEEPLN レジスタ・ビットを使用して、1LSB のみバスを保持するか、常時バスを保持するかを構成することができます。さらに、TX_KEEPCY レジスタ・ビットを使用して、キーパーの LSB をフル・サイクルで駆動するか、ハーフ・サイクルで駆動するかも設定できます。TX_FILL レジスタ・ビットは、I2S バスにアンプが 1 つしかないモノラル・システムで使用されます。TX_FILL レジスタ・ビットを Low にセットしておくと、アンプに使用されないスロットにはすべて 0 が入ります。2複数のデバイスが同一の I2S バス上にある場合は、ページ 0x01 の SDOUT_HIZ レジスタが役立ちます。各デバイスは、バス上にある他のデバイスのスロット構成を認識できません。システム・レベルで SDOUT_HIZ レジスタを、設定が正しく行われ、内部や外部の競合が発生しないよう、適切にプログラムする必要があります。2各サンプル・ストリームは、1 つまたは 2 つの 8 ビット・タイム・スロットで構成されます。スピーカ電圧センスとスピーカ電流センスのサンプル・ストリームは 16 ビット精度のため、常に 2 つの TX タイム・スロットを使用します。PVDD 電圧と VBAT1S 電圧のストリームは 10 ビット精度であり、16 ビット・ワード (2 つのタイム・スロットを使用) の左揃えで送信されるか、または 8 ビットに切り捨てられて (上位 8MSB) シングル・タイム・スロットで送信されます。この構成は、PVDD_SLEN および VBAT1S_SLEN レジスタ・ビットで構成します。ダイ温度とゲインはどちらも 8 ビット精度で、シングル・タイム・スロットで送信されます。各サンプル・ストリームのタイム・スロット・レジスタは、MSB の送信開始位置を定義します。デフォルトでは、VSNS_SLOT[5:0] レジスタ・ビットは 2 (10 進数) にセットされ、上位 8MSB はタイム・スロット 2 で送信され、下位 8LSB はタイム・スロット 3 で送信されます。このサンプル・ストリームは、VSNS_TX レジスタ・ビットを使用して個別にイネーブルやディセーブルに設定できます。ISNS_SLOT[5:0] レジスタ・ビットは、デフォルトでは 0 (10 進数) に設定されていますが、ISNS_TX レジスタ・ビットを使用して、サンプル・ストリームをイネーブルやディセーブルに設定することが可能です。ストリームのイネーブル / ディセーブル機能は、必ずしもバス上のすべてのデバイスにあるすべてのストリームを送信する必要はないため、TDM の帯域幅制限の管理に役立ちます。アクティブに送信されるサンプル・ストリームに割り当てるタイム・スロットが競合しないようにすることが重要です。こうすることで、予測不可能な送信が生成され、ビット・スロットの競合が発生する (つまり、優先順位が定義されない) ことを防止します。電流値と電圧値は、デフォルトでは全 16 ビットすべての測定値が送信されます。IVMON_LEN[1:0] レジスタ・ビットを使用すると、1 スロットで 8MSB ビットだけを送信するか、または複数のスロットにまたがって 12MSB ビットの値を送信することができます。ホスト・プロセッサで 24 ビットの I2S/TDM データのみを処理する場合は、特殊な 12 ビット・モードを使用します。デバイスは電圧センス・スロットと電流センス・スロットを 1 スロットずつオフに構成する必要があり、この結果、3 つの連続する 8 ビット・スロットが消費されます。このモードでは、デバイスは最初の 12MSB ビットを送信し、次に前のスロットで指定された 2 番目の 12MSB ビットを送信します。2タイム・スロットがフレーム境界を超えて送信されるように選択した場合、トランスミッタはフレーム境界で送信を切り捨てます。VBAT1S、PVDD、温度の測定値用のタイム・スロットは、それぞれ VBAT1S_SLOT[5:0]、PVDD_SLOT[5:0]、TEMP_SLOT[5:0] レジスタ・ビットを使用して設定します。各サンプル・ストリームをイネーブルにするには、レジスタ・ビット VBAT1S_TX、PVDD_TX、TEMP_TX を High にセットします。スロット長は、VBAT1S_SLEN レジスタ・ビットと PVDD_SLEN レジスタ・ビットで選択します。TDM の最後に処理されるオーディオ・スロットについては、イネーブル化や長さの設定にレジスタ・ビット AUDIO_SLOT[5:0]、AUDIO_TX、AUDIO_SLEN を使用します。スロットのステータス情報は STATUS_SLOT[5:0] レジスタ・ビットで確認できます。STATUS_TX レジスタ・ビットを High にセットすると、ステータス送信はイネーブルになります。TX リミッタ・ゲインを低減するスロット構成は、GAIN_SLOT[5:0] レジスタ・ビットを使用して 0 (デフォルト) から 63 までの範囲で設定できます。これは ICC () に使用され、TDM バスか ICC バスのいずれかで使用できます。この機能を使用するには、レジスタ・ビット GAIN_TX を High にセットする必要があります。 再生信号パス ハイパス・フィルタ オーディオ再生信号に過度な DC と低周波数の内容が含まれていると、ラウドスピーカが損傷する可能性があります。TAS2780 は、PCM 再生パスに対してこうした事象が発生することを防ぐハイパス・フィルタ (HPF) を搭載しています。HPF_FREQ_PB[2:0] レジスタ・ビットは、HPF のコーナー周波数を設定します。レジスタ・ビットを 3'b000 にセットすると、フィルタをバイパスさせることができます。 アンプの反転 TAS2780 は、OUT_P ピンと OUT_N ピンに非反転信号を出力します。AMP_INV レジスタ・ビットを High に設定することにより、出力をデジタル入力値に対して反転できます。 デジタル・ボリューム制御およびアンプ出力レベル オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。 アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、に記載しています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。 式 (1) で、アンプ出力電圧を計算します： VAMP= INPUT+ADVC+AAMP ここで VAMP は、アンプ出力電圧 (dBV) です INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です ADVC は、デジタル・ボリューム制御の設定を表す dB 数です AAMP は、アンプ出力レベルの設定を表す dBV 数です DVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスは DVC_RAMP_RATE[1:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。 DVC_RAMP_RATE[1:0] ビットが 2'b11 にセットされている場合、ボリュームのランプはディセーブルになります。この設定を使用すると、ボリュームのランプをシステム・コントローラで処理する場合に、起動、シャットダウン、デジタル・ボリュームの変更を迅速化することが可能です。 Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。 ここで： VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) です VSUP は、Class-D 出力段の電源です RL は、スピーカ負荷 (Ω) です RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です RFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です VBAT1S が Class-D 出力段を供給する場合、RFET の標準値は 0.5Ω です。PVDD が供給する場合、RFET の標準値は 0.25Ω です。 セーフ・モード セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 VBAT1S 電源 TAS2780 は、外部 VBAT1S 電源の有無にかかわらず動作可能です。外部 VBAT1S 電源を使用せずに構成した場合、PVDD 電圧は内部 LDO で使用されて、この電源電圧を生成します。 で推奨されているように、デカップリング・コンデンサを基板に実装する必要があります。この場合は、ソフトウェア・シャットダウンから移行する前に、VBAT1S_MODE ビットを High にセットしておく必要があります。VBAT1S 電源の動作モードの詳細については、 を参照してください。 低電圧信号伝送 (LVS) TAS2780 は、オーディオ・ストリームの絶対値を監視します。 入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります ( を参照)。 LVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。 信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。 オープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。 固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。 デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。 低電圧信号伝達 LVS 固定スレッショルドは、CDS_MODE[1:0]=11 ( の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 ( の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。 LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。 Y ブリッジ TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS () により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。 Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。 TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。 電力モード時の動作のプログラミングの詳細については、 を参照してください。 Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。 ノイズ・ゲート TAS2780 にはノイズ・ゲート機能が搭載されており、入力信号を監視し、NG_HYST[2:0] レジスタ・ビットで設定された時間を超えて NG_LVL[1:0] ビットで設定されたスレッショルド未満になると、Class-D をパワーダウンします。信号がスレッショルドを超えると、Class-D は 7 サンプル以内に再起動し、その後、オーディオ入力インターフェイスに適用されたサンプルは Class-D ブリッジに達します。この機能をイネーブルにするには、NG_EN ビットを High にセットします。イネーブルになると、チャネルをデバイスの処理遅延時間内に起動や停止することができ、追加で外部制御を行う必要はありません。また、NG_DVR_EN ビットを Low にセットすると、ノイズ・ゲート動作中にボリューム・ランプを使用することも可能です。 ノイズ・ゲートは、I2C 書き込みを追加することにより、より高分解能で構成することができます。このモードをイネーブルにするには NGFR_EN ビットを使用し、高分解能に設定するにはレジスタ・ビット NGFR_LVL[23:0] を使用します。高分解能ヒステリシスを設定するには、NGFR_HYST[18:3] レジスタ・ビットを使用します。 ブラウンアウト防止機能付き電源トラッキング・リミッタ TAS2780 には、歪みとブラウンアウト防止を制御して、ブラウンアウト・イベントを低減する電源トラッキング・リミッタが搭載されています。このブロックによって発生するゲイン低減は、チップ間ゲイン・アライメント (ICGA) () 機能を使用して複数のデバイスにまたがって調整することができます。DEV_MAX_ATTN[6:0] レジスタ・ビットで設定されるデバイスの最大減衰を使用すると、リミッタとブラウンアウト減衰の組み合わせを制限することが可能です。 電源トラッキング・リミッタ (STL) () とブラウンアウト防止 (BOP) () は別々に構成します。ICGA がイネーブルの場合、STL と BOP がゲインを低減する必要があるときは、複数のデバイスのゲインを同期します。ただし、デバイスでは BOP が優先されます。STL と BOP の両方がシステムに対して同時調整を行うことを防止するには、BOP の動作時に完全にこれがリリースされるまで STL と ICGA を一時停止します。 デバイスに適用する減衰には、リミッタ減衰 (ICLA) とブラウンアウト減衰 (ICBA) の合計か、またはこれら 2 つの最大値かのいずれかを、ICG_MODE レジスタ・ビットの設定によって選択することができます。 電源トラッキング・リミッタ (STL) TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。 電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。 構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。 リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。 出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。 電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。 PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。 レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。 BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 ブラウンアウト防止 (BOP) ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。 BOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。 使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。 各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。 デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。 BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。 ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。 読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。 電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 低バッテリ・トラッキング・リミッタ (LBTL) VBAT1S リミッタは、VBAT1S がより低電圧のとき (< 3.2V) にチャネル・ゲインを減衰させて、最大電力供給を低下させ、サーマル・シャットダウンを防止します。 VBAT1S に SAR 測定を使用して、リミッタは以下の式に基づきゲインを計算します。 LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV) プログラムされた信号ゲイン (アンプ・レベルと DVC) が以下の条件を満たす場合： AAMP + ADVC < LBTL_GAIN LBTL メカニズムはアクティブになりません。 式 (3) の VBLIM_GAIN は VBAT1S レベルに依存します (以下の表を参照)。 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 信号チェーンの全体のゲインは、SPL、BOP、LBTL で定義されるゲインの最小値になります。 チップ間のゲイン・アライメント (ICGA) TAS2780 は、専用の ICC 機能 () や TDM 出力バス (SDOUT) 経由を使用して、デバイス全体での STL のアライメントとブラウンアウト BOP ダイナミクスをサポートしています。これにより、制限イベント中やブラウンアウト・イベント中のチャネル間ゲインの一貫性を確保できます。これは、このダイナミクスがチャネルによって異なる可能性のあるオーディオ・コンテンツに依存しているためです。各デバイスは、他のデバイスに指定された数値に合わせるように構成できるため、相互に合わせるデバイスのグループを作成することが可能です。 オプションとして、STL と BOP のアクティビティは、24 ビットのタイム・スロットにある SDOUT ピンや ICC ピン上の各デバイスによって送信されます。リミッタとブラウンアウトの両方がイネーブルになっている場合、データはリミッタ用の 11 ビット・ワードとブラウンアウト・データ用の 13 ビット・ワードで構成されます。リミッタのみがイネーブルになっている場合、データはリミッタ・データ用の 12 ビット・ワードになります。ゲイン低減は、整列したすべてのデバイスにおいて、ICGA_SLOT[5:0] レジスタ・ビットで指定する最初のスロットから開始して、隣接するタイム・スロットに送信する必要があります。デバイスが隣接していれば、その順序は重要ではありません。リミッタのゲイン低減のタイム・スロットを構成するには GAIN_SLOT[5:0] レジスタ・ビットを使用し、イネーブルにするには GAIN_TX レジスタ・ビットを High にセットします。ICGA_SEN[7:0] レジスタ・ビットでは、ゲイン・アライメントのためにリスンするタイム・スロットを指定します。これにより、2～8 の間の任意の数のデバイスをグループ化することができます。アライメントを実行するには、これらのデバイスのうち最低でも 2 つがイネーブルになっている必要があります。 チップ間のリミッタ・アライメントをイネーブルにするには、ICLA_EN レジスタ・ビットを High にセットします。チップ間の BOP アライメントをイネーブルにするには、ICBA_EN レジスタ・ビットを High にセットします。デバイスはすべて、同一のリミッタとブラウンアウト防止設定で構成する必要があります。 チップ間通信 (ICC) ピン TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。 Class-D 設定 同期 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。 デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。 44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 出力スルーレート制御 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。 デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。 オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 再生信号パス ハイパス・フィルタ オーディオ再生信号に過度な DC と低周波数の内容が含まれていると、ラウドスピーカが損傷する可能性があります。TAS2780 は、PCM 再生パスに対してこうした事象が発生することを防ぐハイパス・フィルタ (HPF) を搭載しています。HPF_FREQ_PB[2:0] レジスタ・ビットは、HPF のコーナー周波数を設定します。レジスタ・ビットを 3'b000 にセットすると、フィルタをバイパスさせることができます。 ハイパス・フィルタ オーディオ再生信号に過度な DC と低周波数の内容が含まれていると、ラウドスピーカが損傷する可能性があります。TAS2780 は、PCM 再生パスに対してこうした事象が発生することを防ぐハイパス・フィルタ (HPF) を搭載しています。HPF_FREQ_PB[2:0] レジスタ・ビットは、HPF のコーナー周波数を設定します。レジスタ・ビットを 3'b000 にセットすると、フィルタをバイパスさせることができます。 オーディオ再生信号に過度な DC と低周波数の内容が含まれていると、ラウドスピーカが損傷する可能性があります。TAS2780 は、PCM 再生パスに対してこうした事象が発生することを防ぐハイパス・フィルタ (HPF) を搭載しています。HPF_FREQ_PB[2:0] レジスタ・ビットは、HPF のコーナー周波数を設定します。レジスタ・ビットを 3'b000 にセットすると、フィルタをバイパスさせることができます。 オーディオ再生信号に過度な DC と低周波数の内容が含まれていると、ラウドスピーカが損傷する可能性があります。TAS2780 は、PCM 再生パスに対してこうした事象が発生することを防ぐハイパス・フィルタ (HPF) を搭載しています。HPF_FREQ_PB[2:0] レジスタ・ビットは、HPF のコーナー周波数を設定します。レジスタ・ビットを 3'b000 にセットすると、フィルタをバイパスさせることができます。TAS2780 アンプの反転 TAS2780 は、OUT_P ピンと OUT_N ピンに非反転信号を出力します。AMP_INV レジスタ・ビットを High に設定することにより、出力をデジタル入力値に対して反転できます。 アンプの反転 TAS2780 は、OUT_P ピンと OUT_N ピンに非反転信号を出力します。AMP_INV レジスタ・ビットを High に設定することにより、出力をデジタル入力値に対して反転できます。 TAS2780 は、OUT_P ピンと OUT_N ピンに非反転信号を出力します。AMP_INV レジスタ・ビットを High に設定することにより、出力をデジタル入力値に対して反転できます。 TAS2780 は、OUT_P ピンと OUT_N ピンに非反転信号を出力します。AMP_INV レジスタ・ビットを High に設定することにより、出力をデジタル入力値に対して反転できます。 デジタル・ボリューム制御およびアンプ出力レベル オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。 アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、に記載しています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。 式 (1) で、アンプ出力電圧を計算します： VAMP= INPUT+ADVC+AAMP ここで VAMP は、アンプ出力電圧 (dBV) です INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です ADVC は、デジタル・ボリューム制御の設定を表す dB 数です AAMP は、アンプ出力レベルの設定を表す dBV 数です DVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスは DVC_RAMP_RATE[1:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。 DVC_RAMP_RATE[1:0] ビットが 2'b11 にセットされている場合、ボリュームのランプはディセーブルになります。この設定を使用すると、ボリュームのランプをシステム・コントローラで処理する場合に、起動、シャットダウン、デジタル・ボリュームの変更を迅速化することが可能です。 Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。 ここで： VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) です VSUP は、Class-D 出力段の電源です RL は、スピーカ負荷 (Ω) です RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です RFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です VBAT1S が Class-D 出力段を供給する場合、RFET の標準値は 0.5Ω です。PVDD が供給する場合、RFET の標準値は 0.25Ω です。 セーフ・モード セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 デジタル・ボリューム制御およびアンプ出力レベル オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。 アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、に記載しています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。 式 (1) で、アンプ出力電圧を計算します： VAMP= INPUT+ADVC+AAMP ここで VAMP は、アンプ出力電圧 (dBV) です INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です ADVC は、デジタル・ボリューム制御の設定を表す dB 数です AAMP は、アンプ出力レベルの設定を表す dBV 数です DVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスは DVC_RAMP_RATE[1:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。 DVC_RAMP_RATE[1:0] ビットが 2'b11 にセットされている場合、ボリュームのランプはディセーブルになります。この設定を使用すると、ボリュームのランプをシステム・コントローラで処理する場合に、起動、シャットダウン、デジタル・ボリュームの変更を迅速化することが可能です。 Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。 ここで： VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) です VSUP は、Class-D 出力段の電源です RL は、スピーカ負荷 (Ω) です RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です RFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です VBAT1S が Class-D 出力段を供給する場合、RFET の標準値は 0.5Ω です。PVDD が供給する場合、RFET の標準値は 0.25Ω です。 オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。 アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、に記載しています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。 式 (1) で、アンプ出力電圧を計算します： VAMP= INPUT+ADVC+AAMP ここで VAMP は、アンプ出力電圧 (dBV) です INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です ADVC は、デジタル・ボリューム制御の設定を表す dB 数です AAMP は、アンプ出力レベルの設定を表す dBV 数です DVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスは DVC_RAMP_RATE[1:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。 DVC_RAMP_RATE[1:0] ビットが 2'b11 にセットされている場合、ボリュームのランプはディセーブルになります。この設定を使用すると、ボリュームのランプをシステム・コントローラで処理する場合に、起動、シャットダウン、デジタル・ボリュームの変更を迅速化することが可能です。 Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。 ここで： VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) です VSUP は、Class-D 出力段の電源です RL は、スピーカ負荷 (Ω) です RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です RFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です VBAT1S が Class-D 出力段を供給する場合、RFET の標準値は 0.5Ω です。PVDD が供給する場合、RFET の標準値は 0.25Ω です。 オーディオ入力からスピーカ端子へのゲインは、アンプ出力レベルとデジタル・ボリューム制御 (DVC) の設定で制御します。アンプ出力レベルの設定は、AMP_LVL[4:0] レジスタ・ビットを使用してプログラムします。アンプのレベルは、に記載しています。デジタル・ボリューム制御 (DVC) は、デフォルトで 0dB に設定されています。このレベルは、アンプのアナログ・クリッピングにより必ずしも実現できるとは限らないため、ゲインの伝達にのみ使用してください。式 (1) で、アンプ出力電圧を計算します： VAMP= INPUT+ADVC+AAMP VAMP= INPUT+ADVC+AAMP AMPDVCAMPここで VAMP は、アンプ出力電圧 (dBV) です INPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数です ADVC は、デジタル・ボリューム制御の設定を表す dB 数です AAMP は、アンプ出力レベルの設定を表す dBV 数です VAMP は、アンプ出力電圧 (dBV) ですAMPINPUT は、0dBFS を基準とした場合のデジタル入力振幅を表す dB 数ですADVC は、デジタル・ボリューム制御の設定を表す dB 数ですDVCAAMP は、アンプ出力レベルの設定を表す dBV 数ですAMPDVC は DVC_LVL[7:0] レジスタ・ビットの設定によって、0dB～-100dB の間で 0.5dB きざみで構成することができます。C8h より大きい設定は、ミュートと解釈されます。デジタル・ボリューム制御が変更されると、デバイスは DVC_RAMP_RATE[1:0] レジスタ・ビットのステータスに基づいて、ボリュームを新しい設定にランプします。DVC_RAMP_RATE[1:0] ビットが 2'b11 にセットされている場合、ボリュームのランプはディセーブルになります。この設定を使用すると、ボリュームのランプをシステム・コントローラで処理する場合に、起動、シャットダウン、デジタル・ボリュームの変更を迅速化することが可能です。Class-D アンプは、閉ループ・アーキテクチャを搭載しています。出力信号クリッピングのスレッショルドの近似値を求めるには、式 (2) を使用します。 ここで： VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) です VSUP は、Class-D 出力段の電源です RL は、スピーカ負荷 (Ω) です RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です RFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) です VPK は、クリッピングされていない出力電圧の最大ピーク値 (V) ですPKVSUP は、Class-D 出力段の電源ですSUPRL は、スピーカ負荷 (Ω) ですL RP は、PCB (配線、フィルタ) の寄生抵抗 (Ω) です PRFET は、電力段の合計抵抗 (HS FET、LS FET、検出抵抗、ボンディング、パッケージング) (Ω) ですFET VBAT1S が Class-D 出力段を供給する場合、RFET の標準値は 0.5Ω です。PVDD が供給する場合、RFET の標準値は 0.25Ω です。VBAT1SFETPVDDFET セーフ・モード セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 セーフ・モード セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 セーフ・モードは、フォワード・パスで 18dB の減衰を有効にするシングル・ビットです。これは、DVC_LVL[7:0] レジスタ・ビットを 24h (-18dB) にセットすることと同じです。SMODE_EN ビットを High にセットすると、DVC_LVL[7:0] レジスタ・ビットは無視され、ボリューム・ランプはディセーブルになります。 VBAT1S 電源 TAS2780 は、外部 VBAT1S 電源の有無にかかわらず動作可能です。外部 VBAT1S 電源を使用せずに構成した場合、PVDD 電圧は内部 LDO で使用されて、この電源電圧を生成します。 で推奨されているように、デカップリング・コンデンサを基板に実装する必要があります。この場合は、ソフトウェア・シャットダウンから移行する前に、VBAT1S_MODE ビットを High にセットしておく必要があります。VBAT1S 電源の動作モードの詳細については、 を参照してください。 VBAT1S 電源 TAS2780 は、外部 VBAT1S 電源の有無にかかわらず動作可能です。外部 VBAT1S 電源を使用せずに構成した場合、PVDD 電圧は内部 LDO で使用されて、この電源電圧を生成します。 で推奨されているように、デカップリング・コンデンサを基板に実装する必要があります。この場合は、ソフトウェア・シャットダウンから移行する前に、VBAT1S_MODE ビットを High にセットしておく必要があります。VBAT1S 電源の動作モードの詳細については、 を参照してください。 TAS2780 は、外部 VBAT1S 電源の有無にかかわらず動作可能です。外部 VBAT1S 電源を使用せずに構成した場合、PVDD 電圧は内部 LDO で使用されて、この電源電圧を生成します。 で推奨されているように、デカップリング・コンデンサを基板に実装する必要があります。この場合は、ソフトウェア・シャットダウンから移行する前に、VBAT1S_MODE ビットを High にセットしておく必要があります。VBAT1S 電源の動作モードの詳細については、 を参照してください。 TAS2780 は、外部 VBAT1S 電源の有無にかかわらず動作可能です。外部 VBAT1S 電源を使用せずに構成した場合、PVDD 電圧は内部 LDO で使用されて、この電源電圧を生成します。 で推奨されているように、デカップリング・コンデンサを基板に実装する必要があります。この場合は、ソフトウェア・シャットダウンから移行する前に、VBAT1S_MODE ビットを High にセットしておく必要があります。VBAT1S 電源の動作モードの詳細については、 を参照してください。TAS2780VBAT1SVBAT1SPVDD 低電圧信号伝送 (LVS) TAS2780 は、オーディオ・ストリームの絶対値を監視します。 入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります ( を参照)。 LVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。 信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。 オープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。 固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。 デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。 低電圧信号伝達 LVS 固定スレッショルドは、CDS_MODE[1:0]=11 ( の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 ( の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。 LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。 低電圧信号伝送 (LVS) TAS2780 は、オーディオ・ストリームの絶対値を監視します。 入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります ( を参照)。 LVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。 信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。 オープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。 固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。 デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。 低電圧信号伝達 LVS 固定スレッショルドは、CDS_MODE[1:0]=11 ( の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 ( の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。 LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。 TAS2780 は、オーディオ・ストリームの絶対値を監視します。 入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります ( を参照)。 LVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。 信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。 オープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。 固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。 デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。 低電圧信号伝達 LVS 固定スレッショルドは、CDS_MODE[1:0]=11 ( の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 ( の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。 LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。 TAS2780 は、オーディオ・ストリームの絶対値を監視します。TAS2780入力が初期状態から LVS_FTH[4:0] レジスタ・ビットによって設定したプログラム固定スレッショルドを上回っている場合、Class-D は PVDD レールから電源供給されます。信号レベルが、LVS_HYS[3:0] ビットで定義したヒステリシス時間を超えてこのスレッショルドを下回るまで低下した場合、Class-D 電源は VBAT1S に切り替わります ( を参照)。PVDDVBAT1SLVS_HYS[3:0] ビットのすべての値を設定すると、BYP_EN ピンがアサートされる (High) 前に残りのサンプルが必ず出力されます。複数のデバイスが BYP_EN ピンで相互に接続されている場合、その中でスレッショルドより高い電源電圧が必要なデバイスは、オープン・ドレイン出力を Low にプルします。信号レベルが LVS_FTH[4:0] ビットによって設定したプログラム固定スレッショルドを上回ると、Class-D 電源は PVDD に切り替わります。PVDDオープン・ドレインの BYP_EN ピンは、LVS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後にアサート解除されます (出力をアクティブに Low にプル)。Y ブリッジは、CDS_DLY[1:0] レジスタ・ビットでプログラムされた遅延の経過後に、VBAT1S 電源から PVDD 電源に切り替わります。固定 LVS スレッショルドは出力信号レベルに基づいて設定され、単位 dBFS で測定されます。デフォルトでは、LVS スレッショルドは VBAT1S 電圧を基準にした値になるように構成されます。LVS_TMODE ビットは High にセットされ、LVS_RTH[3:0] レジスタ・ビットは 3'b010 (VBAT1S から 0.7V) にセットされます。VBAT1S 低電圧信号伝達 低電圧信号伝達LVS 固定スレッショルドは、CDS_MODE[1:0]=11 ( の PWR_MODE2) の場合に、レジスタ・ビット LVS_FTH_LOW[1:0] を使用して設定することができます。CDS_MODE[1:0]=00 ( の PWR_MODE1) の場合、固定スレッショルドはレジスタ・ビット LVS_FTH[4:0] で設定する必要があります。LVS スレッショルドの計算に、BOP、リミッタ、サーマル・フォールドバック、サーマル勾配ゲイン減衰を考慮する必要はありません。 Y ブリッジ TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS () により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。 Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。 TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。 電力モード時の動作のプログラミングの詳細については、 を参照してください。 Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。 Y ブリッジ TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS () により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。 Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。 TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。 電力モード時の動作のプログラミングの詳細については、 を参照してください。 Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。 TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS () により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。 Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。 TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。 電力モード時の動作のプログラミングの詳細については、 を参照してください。 Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。 TAS2780 の Class-D 出力には Y ブリッジ構成が使用されており、再生中の効率を向上させています。内蔵の LVS () により、PVDD 電源か VBAT1S 電源を選択することができます。この機能をイネーブルにするには、PVDD と VBAT1S の両方からデバイスに電源供給されているときに CDS_MODE[1:0] ビットを 2'b00 にセットします。この場合、VBAT1S レールは電力を供給できなければなりません (最大 1W)。Y ブリッジ・モードが構成されていない場合、たとえクリッピングが発生しても、デバイスは Class-D 出力に選択した電源のみを使用します。デバイスは Class-D 出力への電源供給に PVDD を使用した場合にのみ動作します。この構成では、VBAT1S への電源は外部電源から供給するか (レジスタ・ビット VBAT1S_MODE=0)、または内部 LDO で生成します (レジスタ・ビット VBAT1S_MODE=1)。この場合、CDS_MODE[1:0] ビットは 2'b10 にセットしてください。TAS2780 の Y ブリッジを VBAT1S 低電力で使用した場合、アイドル状態に近い超低消費電力のときのみ VBAT1S レールに切り替えることができます。これにより、アイドル状態に近いときの Class-D 出力スイングは低減し、VBAT1S 電源の電流要件が制限されます。このモードにするには、CDS_MODE[1:0] レジスタを 2'b11 にセットします。電力モード時の動作のプログラミングの詳細については、 を参照してください。Y ブリッジ・モードの場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止して、PVDD 電源に維持されます。 ノイズ・ゲート TAS2780 にはノイズ・ゲート機能が搭載されており、入力信号を監視し、NG_HYST[2:0] レジスタ・ビットで設定された時間を超えて NG_LVL[1:0] ビットで設定されたスレッショルド未満になると、Class-D をパワーダウンします。信号がスレッショルドを超えると、Class-D は 7 サンプル以内に再起動し、その後、オーディオ入力インターフェイスに適用されたサンプルは Class-D ブリッジに達します。この機能をイネーブルにするには、NG_EN ビットを High にセットします。イネーブルになると、チャネルをデバイスの処理遅延時間内に起動や停止することができ、追加で外部制御を行う必要はありません。また、NG_DVR_EN ビットを Low にセットすると、ノイズ・ゲート動作中にボリューム・ランプを使用することも可能です。 ノイズ・ゲートは、I2C 書き込みを追加することにより、より高分解能で構成することができます。このモードをイネーブルにするには NGFR_EN ビットを使用し、高分解能に設定するにはレジスタ・ビット NGFR_LVL[23:0] を使用します。高分解能ヒステリシスを設定するには、NGFR_HYST[18:3] レジスタ・ビットを使用します。 ノイズ・ゲート TAS2780 にはノイズ・ゲート機能が搭載されており、入力信号を監視し、NG_HYST[2:0] レジスタ・ビットで設定された時間を超えて NG_LVL[1:0] ビットで設定されたスレッショルド未満になると、Class-D をパワーダウンします。信号がスレッショルドを超えると、Class-D は 7 サンプル以内に再起動し、その後、オーディオ入力インターフェイスに適用されたサンプルは Class-D ブリッジに達します。この機能をイネーブルにするには、NG_EN ビットを High にセットします。イネーブルになると、チャネルをデバイスの処理遅延時間内に起動や停止することができ、追加で外部制御を行う必要はありません。また、NG_DVR_EN ビットを Low にセットすると、ノイズ・ゲート動作中にボリューム・ランプを使用することも可能です。 ノイズ・ゲートは、I2C 書き込みを追加することにより、より高分解能で構成することができます。このモードをイネーブルにするには NGFR_EN ビットを使用し、高分解能に設定するにはレジスタ・ビット NGFR_LVL[23:0] を使用します。高分解能ヒステリシスを設定するには、NGFR_HYST[18:3] レジスタ・ビットを使用します。 TAS2780 にはノイズ・ゲート機能が搭載されており、入力信号を監視し、NG_HYST[2:0] レジスタ・ビットで設定された時間を超えて NG_LVL[1:0] ビットで設定されたスレッショルド未満になると、Class-D をパワーダウンします。信号がスレッショルドを超えると、Class-D は 7 サンプル以内に再起動し、その後、オーディオ入力インターフェイスに適用されたサンプルは Class-D ブリッジに達します。この機能をイネーブルにするには、NG_EN ビットを High にセットします。イネーブルになると、チャネルをデバイスの処理遅延時間内に起動や停止することができ、追加で外部制御を行う必要はありません。また、NG_DVR_EN ビットを Low にセットすると、ノイズ・ゲート動作中にボリューム・ランプを使用することも可能です。 ノイズ・ゲートは、I2C 書き込みを追加することにより、より高分解能で構成することができます。このモードをイネーブルにするには NGFR_EN ビットを使用し、高分解能に設定するにはレジスタ・ビット NGFR_LVL[23:0] を使用します。高分解能ヒステリシスを設定するには、NGFR_HYST[18:3] レジスタ・ビットを使用します。 TAS2780 にはノイズ・ゲート機能が搭載されており、入力信号を監視し、NG_HYST[2:0] レジスタ・ビットで設定された時間を超えて NG_LVL[1:0] ビットで設定されたスレッショルド未満になると、Class-D をパワーダウンします。信号がスレッショルドを超えると、Class-D は 7 サンプル以内に再起動し、その後、オーディオ入力インターフェイスに適用されたサンプルは Class-D ブリッジに達します。この機能をイネーブルにするには、NG_EN ビットを High にセットします。イネーブルになると、チャネルをデバイスの処理遅延時間内に起動や停止することができ、追加で外部制御を行う必要はありません。また、NG_DVR_EN ビットを Low にセットすると、ノイズ・ゲート動作中にボリューム・ランプを使用することも可能です。ノイズ・ゲートは、I2C 書き込みを追加することにより、より高分解能で構成することができます。このモードをイネーブルにするには NGFR_EN ビットを使用し、高分解能に設定するにはレジスタ・ビット NGFR_LVL[23:0] を使用します。高分解能ヒステリシスを設定するには、NGFR_HYST[18:3] レジスタ・ビットを使用します。2 ブラウンアウト防止機能付き電源トラッキング・リミッタ TAS2780 には、歪みとブラウンアウト防止を制御して、ブラウンアウト・イベントを低減する電源トラッキング・リミッタが搭載されています。このブロックによって発生するゲイン低減は、チップ間ゲイン・アライメント (ICGA) () 機能を使用して複数のデバイスにまたがって調整することができます。DEV_MAX_ATTN[6:0] レジスタ・ビットで設定されるデバイスの最大減衰を使用すると、リミッタとブラウンアウト減衰の組み合わせを制限することが可能です。 電源トラッキング・リミッタ (STL) () とブラウンアウト防止 (BOP) () は別々に構成します。ICGA がイネーブルの場合、STL と BOP がゲインを低減する必要があるときは、複数のデバイスのゲインを同期します。ただし、デバイスでは BOP が優先されます。STL と BOP の両方がシステムに対して同時調整を行うことを防止するには、BOP の動作時に完全にこれがリリースされるまで STL と ICGA を一時停止します。 デバイスに適用する減衰には、リミッタ減衰 (ICLA) とブラウンアウト減衰 (ICBA) の合計か、またはこれら 2 つの最大値かのいずれかを、ICG_MODE レジスタ・ビットの設定によって選択することができます。 電源トラッキング・リミッタ (STL) TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。 電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。 構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。 リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。 出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。 電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。 PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。 レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。 BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 ブラウンアウト防止 (BOP) ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。 BOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。 使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。 各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。 デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。 BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。 ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。 読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。 電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 ブラウンアウト防止機能付き電源トラッキング・リミッタ TAS2780 には、歪みとブラウンアウト防止を制御して、ブラウンアウト・イベントを低減する電源トラッキング・リミッタが搭載されています。このブロックによって発生するゲイン低減は、チップ間ゲイン・アライメント (ICGA) () 機能を使用して複数のデバイスにまたがって調整することができます。DEV_MAX_ATTN[6:0] レジスタ・ビットで設定されるデバイスの最大減衰を使用すると、リミッタとブラウンアウト減衰の組み合わせを制限することが可能です。 電源トラッキング・リミッタ (STL) () とブラウンアウト防止 (BOP) () は別々に構成します。ICGA がイネーブルの場合、STL と BOP がゲインを低減する必要があるときは、複数のデバイスのゲインを同期します。ただし、デバイスでは BOP が優先されます。STL と BOP の両方がシステムに対して同時調整を行うことを防止するには、BOP の動作時に完全にこれがリリースされるまで STL と ICGA を一時停止します。 デバイスに適用する減衰には、リミッタ減衰 (ICLA) とブラウンアウト減衰 (ICBA) の合計か、またはこれら 2 つの最大値かのいずれかを、ICG_MODE レジスタ・ビットの設定によって選択することができます。 TAS2780 には、歪みとブラウンアウト防止を制御して、ブラウンアウト・イベントを低減する電源トラッキング・リミッタが搭載されています。このブロックによって発生するゲイン低減は、チップ間ゲイン・アライメント (ICGA) () 機能を使用して複数のデバイスにまたがって調整することができます。DEV_MAX_ATTN[6:0] レジスタ・ビットで設定されるデバイスの最大減衰を使用すると、リミッタとブラウンアウト減衰の組み合わせを制限することが可能です。 電源トラッキング・リミッタ (STL) () とブラウンアウト防止 (BOP) () は別々に構成します。ICGA がイネーブルの場合、STL と BOP がゲインを低減する必要があるときは、複数のデバイスのゲインを同期します。ただし、デバイスでは BOP が優先されます。STL と BOP の両方がシステムに対して同時調整を行うことを防止するには、BOP の動作時に完全にこれがリリースされるまで STL と ICGA を一時停止します。 デバイスに適用する減衰には、リミッタ減衰 (ICLA) とブラウンアウト減衰 (ICBA) の合計か、またはこれら 2 つの最大値かのいずれかを、ICG_MODE レジスタ・ビットの設定によって選択することができます。 TAS2780 には、歪みとブラウンアウト防止を制御して、ブラウンアウト・イベントを低減する電源トラッキング・リミッタが搭載されています。このブロックによって発生するゲイン低減は、チップ間ゲイン・アライメント (ICGA) () 機能を使用して複数のデバイスにまたがって調整することができます。DEV_MAX_ATTN[6:0] レジスタ・ビットで設定されるデバイスの最大減衰を使用すると、リミッタとブラウンアウト減衰の組み合わせを制限することが可能です。TAS2780電源トラッキング・リミッタ (STL) () とブラウンアウト防止 (BOP) () は別々に構成します。ICGA がイネーブルの場合、STL と BOP がゲインを低減する必要があるときは、複数のデバイスのゲインを同期します。ただし、デバイスでは BOP が優先されます。STL と BOP の両方がシステムに対して同時調整を行うことを防止するには、BOP の動作時に完全にこれがリリースされるまで STL と ICGA を一時停止します。デバイスに適用する減衰には、リミッタ減衰 (ICLA) とブラウンアウト減衰 (ICBA) の合計か、またはこれら 2 つの最大値かのいずれかを、ICG_MODE レジスタ・ビットの設定によって選択することができます。 電源トラッキング・リミッタ (STL) TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。 電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。 構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。 リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。 出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。 電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。 PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。 レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。 BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 電源トラッキング・リミッタ (STL) TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。 電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。 構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。 リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。 出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。 電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。 PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。 レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。 BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。 電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。 構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。 リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。 出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。 電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。 PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。 レジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。 BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 TAS2780 は PVDD 電源電圧とオーディオ信号を監視しており、オーディオ信号のピークがプログラム可能なスレッショルドを超えるとゲインは自動的に低下します。これにより、クリッピングを防止して、充電終了時のバッテリ条件で再生時間を延ばすことができます。TAS2780PVDD電源トラッキング・リミッタ機能をイネーブルにするには、LIM_EN ビット・レジスタを High にセットします。構成可能なアタック・レート、ホールド時間、リリース・レートにより、リミッタの動的応答を形成します (LIM_ATK_RT[3:0]、LIM_HLD_TM[2:0]、LIM_RLS_RT [3:0] レジスタ・ビット)。リミッタによって適用される減衰の最大レベルは、LIM_MAX_ATTN[3:0] レジスタ・ビットで構成することができます。リミッタ・モードがアタック中に最大減衰に達すると、ゲインはそれ以上低下しません。出力信号レベルがリミッタのスレッショルドを超えると、リミッタはゲインの低下を開始します。リミッタは、PVDD をプログラム可能な変曲点より下までトラッキングするように構成でき、最小スレッショルド値も指定できます。次の に、PVDD レベルに関係なく一定レベルに制限されるように構成したリミッタを示します。この動作を実現するには、リミッタの最大スレッショルドを LIM_TH_MAX[31:0] レジスタ・ビットで目標レベルに設定します。リミッタの変曲点 (LIM_INF_PT[31:0] レジスタ・ビット) は、PVDD の設定で許容される最小値より低く設定します。レジスタ・ビット LIM_TH_MIN[31:0] を使用して設定するリミッタの最小スレッショルドは、この使用事例ではリミッタの動作に影響を与えません。PVDDPVDDPVDD 固定スレッショルドのリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ 固定スレッショルドのリミッタ 固定スレッショルドのリミッタ 変曲点を持つリミッタ 変曲点を持つリミッタ 動的なスレッショルドのリミッタ 動的なスレッショルドのリミッタ 変曲点と最小スレッショルドを持つリミッタ 変曲点と最小スレッショルドを持つリミッタ に、リミッタの最小スレッショルドを設定せず、PVDD 電源を特定のレベルより下までトラッキングするよう構成する方法を示します。LIM_TH_MAX[31:0] レジスタ・ビットを使用して目標のスレッショルドに設定し、LIM_INF_PT[31:0] レジスタ・ビットを使用して目標の変曲点に設定します。この変曲点は、リミッタが PVDD でスレッショルドの低下を開始するポイントです。LIM_SLOPE[31:0] レジスタ・ビットを使用すると、PVDD でトラッキングするリミッタのスロープを変更することができます。デフォルト値の 1V/V に設定すると、PVDD が 1V 低下するごとにスレッショルドを 1V 低下させます。必要に応じて、より急なトラッキング・スロープになるようプログラムすることができます。PVDD 電源をトラッキングするときに、リミッタの最小スレッショルド低下を防ぐため、LIM_TH_MIN[31:0] ビットは最小 PVDD を下回るようにプログラムします。PVDDPVDDPVDDPVDDPVDD電源トラッキング・スロープのあるリミッタは、別の方法で構成できます。LIM_HR_EN レジスタ・ビットを High にセットすると、LIM_DHR[4:0] レジスタ・ビットを設定することにより 1V/V のスロープを使用して、ヘッドルームを電源電圧のパーセンテージとして指定することができます。たとえば、-10% のヘッドルームが指定されると、ピーク出力電圧は PVDD より 10% 高く設定されます。 に示すこの使用事例では、制限は電源電圧を上回る信号に対して開始されるため、固定クリッピングが発生します。正のヘッドルーム +10% が指定されると、ピーク出力電圧は現在の PVDD より 10% 低い値に動的に設定されます。この使用事例では、制限は電源電圧より低い信号レベルで開始されるため、クリッピングの発生を防ぎます。PVDDPVDD PVDD のみを最小スレッショルドになるまでトラッキングするリミッタを実現するには、リミッタの LIM_TH_MAX [31:0] と LIM_SLOPE[31:0] レジスタ・ビットを前述の例のように構成します。さらに、LIM_TH_MIN[31:0] レジスタ・ビットを目標の最小スレッショルドに設定します。電源電圧がこの最小スレッショルドを下回ると、信号出力電圧は低下を継続しません。これは、 に示すとおりです。PVDDレジスタ・ビット LIM_HR_EN を Low にセットすることにより、リミッタのメカニズムは最大 / 最小スレッショルド、変曲点、スロープの設定に応じて変わります。このビットを High にセットすると、リミッタのダイナミック・ヘッドルームはイネーブルになります。BOP (ブラウンアウト防止) イベントが発生すると、リミッタは BOP が完全にリリースするまで更新を一時停止することができます (LIM_PDB レジスタ・ビットは High にセットされます)。この機能を使用することにより、双方の保護システム間の好ましくない相互作用を防止することができます。 ブラウンアウト防止 (BOP) ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。 BOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。 使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。 各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。 デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。 BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。 ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。 読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。 電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 ブラウンアウト防止 (BOP) ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。 BOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。 使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。 各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。 デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。 BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。 ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。 読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。 電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。 BOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。 使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。 各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。 デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。 BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。 ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。 読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。 電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 ブラウンアウト防止 (BOP) 機能は、専用リミッタに優先的に入力を供給することで、システムレベルでのブラウンアウトを引き起こす可能性のある充電終了時の電源電圧における過渡的なディップに対して、高速応答を生成します。電源電圧が BOP スレッショルドを下回ると、リミッタは構成可能なアタック・レートでゲインの低下を開始します。電源電圧が BOP スレッショルドを上回ると、リミッタはプログラムされたホールド時間経過後にリリースを開始します。BOP 機能をイネーブルにするには、BOP_EN レジスタ・ビットを High にセットします。ブラウンアウト電源を設定するには、アプリケーションの要件に応じて、BOP_SRC レジスタ・ビットを PVDD (BOP_SRC =1) または VBAT1S (BOP_SRC =0) のいずれかにセットします。BOP 機能はリミッタとは独立しており、電源トラッキング・リミッタが無効でも、イネーブルになっていれば機能します。PVDDBOP は、電源電圧が継続的な下降に応じて、4 つのレベルでゲインをアタックするように設定することができます。BOP スレッショルド・レベル 3 には BOP_TH3[7:0] レジスタ・ビットを使用し、それに続いて、スレッショルド・レベル 2 には BOP_TH2[7:0] レジスタ・ビット、その後に、レベル 1 に BOP_TH1[7:0] ビットを使用して、最後にレベル 0 に BOP_TH0[7:0] レジスタ・ビットを使用します。使用しない BOP レベルは、個別に無効化することができ (レジスタ・ビット BOP_DIS0、BOP_DIS1、BOP_DIS2、BOP_DIS3)、1 レベルから 4 レベルまでフレキシブルに設定することができます。適切に動作させるためには、レベル 3 から開始して、レベルを順番に無効化していく必要があります。各レベルに個別のアタック・レート (レジスタ・ビット BOP_ATK_RT0[2:0]～BOP_ATK_RT3[2:0])、アタック・ステップ・サイズ (レジスタ・ビット BOP_ATK_ST0[3:0]～BOP_ATK_ST3[3:0])、リリース・レート (レジスタ・ビット BOP_RLS_RT0[2:0]～BOP_RLS_RT3[2:0])、リリース・ステップ・サイズ (レジスタ・ビット BOP_RLS_ST0[3:0]～BOP_RLS_ST3[3:0])、ドウェル時間 (レジスタ・ビット BOP_DT0[2:0]～BOP_DT3[2:0])、ホールド時間 (レジスタ・ビット BOP_HT0[2:0]～BOP_HT3[2:0])、最大減衰 (BOP_MAX_ATTN0[4:0]～BOP_MAX_ATTN3[4:0]) が設定されます。デバイスを適切に動作させるためには、以下の条件を満たす必要があります。 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3 ● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0 ● BOP_MAX_ATTN0 > BOP_MAX_ATTN1 > BOP_MAX_ATTN2 > BOP_MAX_ATTN3● BOP_TH レベル 3 > BOP_TH レベル 2 > BOP_TH レベル 1 > BOP_TH レベル 0レジスタ BOP_CFG4、BOP_CFG9、BOP_CFG14、BOP_CFG20 の BOP_MAX_ATTN ビットを使用して、減衰レベルをプログラムします。レジスタ BOP_CFG5、BOP_CFG10、BOP_CFG15、BOP_CFG21 は、BOP スレッショルド・レベルの設定に使用します。BOP_SHDN レジスタ・ビットが High にセットされている場合、レベル 0 に到達して BOP イベントが発生すると、TAS2780 もすぐにミュートされ、デバイスをシャットダウンすることができます。デバイスがオーディオの再生を再び継続するには、ソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があります。BOP_HT0÷4[2:0] レジスタ・ビットで設定されたホールド時間が 7h (無限大) になっている場合、デバイスはミュート状態かソフトウェア / ハードウェア・シャットダウン状態を遷移する必要があるか、またはレジスタ・ビット BOP_HLD_CLR を High にセットして、デバイスのホールド状態を終了させて、リリースを開始することができます。このビットはセルフ・クリアされ、常に Low に読み戻しが行われます。TAS2780 ブラウンアウト防止イベント ブラウンアウト防止イベント TAS2780 BOP エンジンは、現在のレベル状態、実行された最小 BOP レベル、および BOP 電源電圧の最小測定値を継続してトラッキングします。この情報は、要求されるまで継続的に更新されます。この情報にアクセスするには、レジスタ BOP_STAT_HLD を High にセットする必要があります。この設定により、現在の状態 (BOP_STAT_STATE[3:0]) と最小 BOP レベル (BOP_STAT_LLVL[2:0]) レジスタ・ビットの更新が一時停止し、これらの値を読み戻すことができます。読み戻しが完了した後は、レジスタ・ビット BOP_STAT_HLD を再び Low にセットして、現在の BOP 状態レジスタをクリアし、現在の BOP 状態に基づいて更新を再度イネーブルにする必要があります。TAS2780読み取り前にあらかじめ BOP_STAT_HLD レジスタ・ビットが High にセットされている場合は、最後の読み取りから最小の PVDD の測定値をレジスタ・ビット BOP_STAT_PVDD[9:0] から取得可能です。PVDD電源が低レベルのリリースよりも早く上昇する場合、より高い BOP レベルのホールド条件 (無限大かどうかにかかわらず) は満たされません。具体的には、あるレベルの無限ホールドに到達するかしないかは低レベルのリリース・レートに依存するため、たとえ無限大のホールドが設定されていても、到達しないことがあります。 低バッテリ・トラッキング・リミッタ (LBTL) VBAT1S リミッタは、VBAT1S がより低電圧のとき (< 3.2V) にチャネル・ゲインを減衰させて、最大電力供給を低下させ、サーマル・シャットダウンを防止します。 VBAT1S に SAR 測定を使用して、リミッタは以下の式に基づきゲインを計算します。 LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV) プログラムされた信号ゲイン (アンプ・レベルと DVC) が以下の条件を満たす場合： AAMP + ADVC < LBTL_GAIN LBTL メカニズムはアクティブになりません。 式 (3) の VBLIM_GAIN は VBAT1S レベルに依存します (以下の表を参照)。 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 信号チェーンの全体のゲインは、SPL、BOP、LBTL で定義されるゲインの最小値になります。 低バッテリ・トラッキング・リミッタ (LBTL) VBAT1S リミッタは、VBAT1S がより低電圧のとき (< 3.2V) にチャネル・ゲインを減衰させて、最大電力供給を低下させ、サーマル・シャットダウンを防止します。 VBAT1S に SAR 測定を使用して、リミッタは以下の式に基づきゲインを計算します。 LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV) プログラムされた信号ゲイン (アンプ・レベルと DVC) が以下の条件を満たす場合： AAMP + ADVC < LBTL_GAIN LBTL メカニズムはアクティブになりません。 式 (3) の VBLIM_GAIN は VBAT1S レベルに依存します (以下の表を参照)。 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 信号チェーンの全体のゲインは、SPL、BOP、LBTL で定義されるゲインの最小値になります。 VBAT1S リミッタは、VBAT1S がより低電圧のとき (< 3.2V) にチャネル・ゲインを減衰させて、最大電力供給を低下させ、サーマル・シャットダウンを防止します。 VBAT1S に SAR 測定を使用して、リミッタは以下の式に基づきゲインを計算します。 LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV) プログラムされた信号ゲイン (アンプ・レベルと DVC) が以下の条件を満たす場合： AAMP + ADVC < LBTL_GAIN LBTL メカニズムはアクティブになりません。 式 (3) の VBLIM_GAIN は VBAT1S レベルに依存します (以下の表を参照)。 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 信号チェーンの全体のゲインは、SPL、BOP、LBTL で定義されるゲインの最小値になります。 VBAT1S リミッタは、VBAT1S がより低電圧のとき (< 3.2V) にチャネル・ゲインを減衰させて、最大電力供給を低下させ、サーマル・シャットダウンを防止します。VBAT1S に SAR 測定を使用して、リミッタは以下の式に基づきゲインを計算します。 LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV) LBTL_GAIN (dBV) = 21dBV + VBLIM_GAIN (dBV)プログラムされた信号ゲイン (アンプ・レベルと DVC) が以下の条件を満たす場合：AAMP + ADVC < LBTL_GAINAMPDVCLBTL メカニズムはアクティブになりません。式 (3) の VBLIM_GAIN は VBAT1S レベルに依存します (以下の表を参照)。 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 VBLIM_GAIN と VBAT1S VBAT1S [V] VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 VBAT1S [V] VBLIM_GAIN [dBV] VBAT1S [V] VBLIM_GAIN [dBV] VBAT1S [V]VBLIM_GAIN [dBV] 3.2 0 3.1 -0.5 3 -0.75 2.9 -1.2 2.8 -1.56 2.7 -2 3.2 0 3.20 3.1 -0.5 3.1-0.5 3 -0.75 3-0.75 2.9 -1.2 2.9-1.2 2.8 -1.56 2.8-1.56 2.7 -2 2.7-2信号チェーンの全体のゲインは、SPL、BOP、LBTL で定義されるゲインの最小値になります。 チップ間のゲイン・アライメント (ICGA) TAS2780 は、専用の ICC 機能 () や TDM 出力バス (SDOUT) 経由を使用して、デバイス全体での STL のアライメントとブラウンアウト BOP ダイナミクスをサポートしています。これにより、制限イベント中やブラウンアウト・イベント中のチャネル間ゲインの一貫性を確保できます。これは、このダイナミクスがチャネルによって異なる可能性のあるオーディオ・コンテンツに依存しているためです。各デバイスは、他のデバイスに指定された数値に合わせるように構成できるため、相互に合わせるデバイスのグループを作成することが可能です。 オプションとして、STL と BOP のアクティビティは、24 ビットのタイム・スロットにある SDOUT ピンや ICC ピン上の各デバイスによって送信されます。リミッタとブラウンアウトの両方がイネーブルになっている場合、データはリミッタ用の 11 ビット・ワードとブラウンアウト・データ用の 13 ビット・ワードで構成されます。リミッタのみがイネーブルになっている場合、データはリミッタ・データ用の 12 ビット・ワードになります。ゲイン低減は、整列したすべてのデバイスにおいて、ICGA_SLOT[5:0] レジスタ・ビットで指定する最初のスロットから開始して、隣接するタイム・スロットに送信する必要があります。デバイスが隣接していれば、その順序は重要ではありません。リミッタのゲイン低減のタイム・スロットを構成するには GAIN_SLOT[5:0] レジスタ・ビットを使用し、イネーブルにするには GAIN_TX レジスタ・ビットを High にセットします。ICGA_SEN[7:0] レジスタ・ビットでは、ゲイン・アライメントのためにリスンするタイム・スロットを指定します。これにより、2～8 の間の任意の数のデバイスをグループ化することができます。アライメントを実行するには、これらのデバイスのうち最低でも 2 つがイネーブルになっている必要があります。 チップ間のリミッタ・アライメントをイネーブルにするには、ICLA_EN レジスタ・ビットを High にセットします。チップ間の BOP アライメントをイネーブルにするには、ICBA_EN レジスタ・ビットを High にセットします。デバイスはすべて、同一のリミッタとブラウンアウト防止設定で構成する必要があります。 チップ間通信 (ICC) ピン TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。 チップ間のゲイン・アライメント (ICGA) TAS2780 は、専用の ICC 機能 () や TDM 出力バス (SDOUT) 経由を使用して、デバイス全体での STL のアライメントとブラウンアウト BOP ダイナミクスをサポートしています。これにより、制限イベント中やブラウンアウト・イベント中のチャネル間ゲインの一貫性を確保できます。これは、このダイナミクスがチャネルによって異なる可能性のあるオーディオ・コンテンツに依存しているためです。各デバイスは、他のデバイスに指定された数値に合わせるように構成できるため、相互に合わせるデバイスのグループを作成することが可能です。 オプションとして、STL と BOP のアクティビティは、24 ビットのタイム・スロットにある SDOUT ピンや ICC ピン上の各デバイスによって送信されます。リミッタとブラウンアウトの両方がイネーブルになっている場合、データはリミッタ用の 11 ビット・ワードとブラウンアウト・データ用の 13 ビット・ワードで構成されます。リミッタのみがイネーブルになっている場合、データはリミッタ・データ用の 12 ビット・ワードになります。ゲイン低減は、整列したすべてのデバイスにおいて、ICGA_SLOT[5:0] レジスタ・ビットで指定する最初のスロットから開始して、隣接するタイム・スロットに送信する必要があります。デバイスが隣接していれば、その順序は重要ではありません。リミッタのゲイン低減のタイム・スロットを構成するには GAIN_SLOT[5:0] レジスタ・ビットを使用し、イネーブルにするには GAIN_TX レジスタ・ビットを High にセットします。ICGA_SEN[7:0] レジスタ・ビットでは、ゲイン・アライメントのためにリスンするタイム・スロットを指定します。これにより、2～8 の間の任意の数のデバイスをグループ化することができます。アライメントを実行するには、これらのデバイスのうち最低でも 2 つがイネーブルになっている必要があります。 チップ間のリミッタ・アライメントをイネーブルにするには、ICLA_EN レジスタ・ビットを High にセットします。チップ間の BOP アライメントをイネーブルにするには、ICBA_EN レジスタ・ビットを High にセットします。デバイスはすべて、同一のリミッタとブラウンアウト防止設定で構成する必要があります。 TAS2780 は、専用の ICC 機能 () や TDM 出力バス (SDOUT) 経由を使用して、デバイス全体での STL のアライメントとブラウンアウト BOP ダイナミクスをサポートしています。これにより、制限イベント中やブラウンアウト・イベント中のチャネル間ゲインの一貫性を確保できます。これは、このダイナミクスがチャネルによって異なる可能性のあるオーディオ・コンテンツに依存しているためです。各デバイスは、他のデバイスに指定された数値に合わせるように構成できるため、相互に合わせるデバイスのグループを作成することが可能です。 オプションとして、STL と BOP のアクティビティは、24 ビットのタイム・スロットにある SDOUT ピンや ICC ピン上の各デバイスによって送信されます。リミッタとブラウンアウトの両方がイネーブルになっている場合、データはリミッタ用の 11 ビット・ワードとブラウンアウト・データ用の 13 ビット・ワードで構成されます。リミッタのみがイネーブルになっている場合、データはリミッタ・データ用の 12 ビット・ワードになります。ゲイン低減は、整列したすべてのデバイスにおいて、ICGA_SLOT[5:0] レジスタ・ビットで指定する最初のスロットから開始して、隣接するタイム・スロットに送信する必要があります。デバイスが隣接していれば、その順序は重要ではありません。リミッタのゲイン低減のタイム・スロットを構成するには GAIN_SLOT[5:0] レジスタ・ビットを使用し、イネーブルにするには GAIN_TX レジスタ・ビットを High にセットします。ICGA_SEN[7:0] レジスタ・ビットでは、ゲイン・アライメントのためにリスンするタイム・スロットを指定します。これにより、2～8 の間の任意の数のデバイスをグループ化することができます。アライメントを実行するには、これらのデバイスのうち最低でも 2 つがイネーブルになっている必要があります。 チップ間のリミッタ・アライメントをイネーブルにするには、ICLA_EN レジスタ・ビットを High にセットします。チップ間の BOP アライメントをイネーブルにするには、ICBA_EN レジスタ・ビットを High にセットします。デバイスはすべて、同一のリミッタとブラウンアウト防止設定で構成する必要があります。 TAS2780 は、専用の ICC 機能 () や TDM 出力バス (SDOUT) 経由を使用して、デバイス全体での STL のアライメントとブラウンアウト BOP ダイナミクスをサポートしています。これにより、制限イベント中やブラウンアウト・イベント中のチャネル間ゲインの一貫性を確保できます。これは、このダイナミクスがチャネルによって異なる可能性のあるオーディオ・コンテンツに依存しているためです。各デバイスは、他のデバイスに指定された数値に合わせるように構成できるため、相互に合わせるデバイスのグループを作成することが可能です。TAS2780オプションとして、STL と BOP のアクティビティは、24 ビットのタイム・スロットにある SDOUT ピンや ICC ピン上の各デバイスによって送信されます。リミッタとブラウンアウトの両方がイネーブルになっている場合、データはリミッタ用の 11 ビット・ワードとブラウンアウト・データ用の 13 ビット・ワードで構成されます。リミッタのみがイネーブルになっている場合、データはリミッタ・データ用の 12 ビット・ワードになります。ゲイン低減は、整列したすべてのデバイスにおいて、ICGA_SLOT[5:0] レジスタ・ビットで指定する最初のスロットから開始して、隣接するタイム・スロットに送信する必要があります。デバイスが隣接していれば、その順序は重要ではありません。リミッタのゲイン低減のタイム・スロットを構成するには GAIN_SLOT[5:0] レジスタ・ビットを使用し、イネーブルにするには GAIN_TX レジスタ・ビットを High にセットします。ICGA_SEN[7:0] レジスタ・ビットでは、ゲイン・アライメントのためにリスンするタイム・スロットを指定します。これにより、2～8 の間の任意の数のデバイスをグループ化することができます。アライメントを実行するには、これらのデバイスのうち最低でも 2 つがイネーブルになっている必要があります。チップ間のリミッタ・アライメントをイネーブルにするには、ICLA_EN レジスタ・ビットを High にセットします。チップ間の BOP アライメントをイネーブルにするには、ICBA_EN レジスタ・ビットを High にセットします。デバイスはすべて、同一のリミッタとブラウンアウト防止設定で構成する必要があります。 チップ間通信 (ICC) ピン TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。 チップ間通信 (ICC) ピン TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。 TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。 TAS2780 には専用の ICC バス・ピンがあり、TDM バスのスロットを消費することなく、ゲイン・アライメント (ICGA) を有効にすることができます。ICC ピンはシステム内のすべての TAS2780 デバイスに接続されており、スロットを構成するにはレジスタ・ビット GAIN_SLOT[5:0] を使用します。このバスは TDM () BCLK および FSYNC 入力を使用しており、すべてのデバイスに対して同じサンプリング・クロックを使用して構成する必要があります。ICC ピンは、SDOUT ピンから独立したバス・キーパー構成に対応しています (TDM バス)。ICC ピンがディセーブルの場合、または GPIO 機能に使用される場合、ICGA () は ICC ピンではなく TDM バス上で発生します。レジスタ・ビット ICC_MODE[2:0] を使用して、ICC ピンの機能を設定します。TAS2780TAS2780 Class-D 設定 同期 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。 デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。 44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 出力スルーレート制御 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。 デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。 オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 Class-D 設定 同期 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。 デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。 44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 同期 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。 デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。 44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。 デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。 44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 TAS2780 の Class-D アンプは拡散スペクトラム PWM 変調に対応しており、AMP_SS レジスタ・ビットを High にセットすることでイネーブルにできます。この機能により、システムの EMI を低減できます。TAS2780デフォルトでは、Class-D アンプのスイッチング周波数はデバイスでトリムされている内部発振器に基づいています。スイッチングをオーディオ・サンプル・レートに同期するには、CLASSD_SYNC レジスタ・ビットを High にセットします。Class-D をオーディオ・サンプル・レートに同期する場合は、周波数に基づくオーディオ・サンプル・レートの44.1kHz か 48kHz に応じて RAMP_RATE レジスタ・ビットを設定する必要があります。44.1、88.2、176.4kHz の場合は RAMP_RATE ビットを High にセットし、48、96、192kHz の場合は Low にセットします。これにより、内部ランプ・ジェネレータのスロープが適切に設定されます。 出力スルーレート制御 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。 デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。 オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 出力スルーレート制御 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。 デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。 オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。 デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。 オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 出力スルーレートをプログラムするには、ページ 0x01、レジスタ 0x4C のレジスタ・ビット EDGE_CTRL[1:0] を使用します。デフォルトでは、PVDD 電源が 20V 未満のとき、出力スルーレートは高速になります。PVDD が 20V 以上になると、スルーレートは自動的に低速に変わります。オプションとして、EMI 性能を向上させるために、EDGE_CTRL[1:0] ビットを 2'b11 にセットすることにより PVDD 電源の全範囲でスルーレートを低速に設定することができます。 SAR ADC SAR ADC は、PVDD 電圧、VBAT1S 電圧、ダイ温度を監視します。この変換結果は、レジスタの読み戻し (PVDD_CNV[11:0]、VBAT1S_CNV[11:0]、TMP_CNV[7:0] レジスタ・ビット) から参照可能です。PVDD 電圧と VBAT1S 電圧の変換は、リミッタとブラウンアウト防止ブロックにも使用されます。 デフォルトでは、VBAT1S 変換は BOP ソースが VBAT1S でも (BOP_SRC=0)、PVDD (BOP_SRC=1) でも、PVDD および温度とともにイネーブルになります。VBAT1S 変換をディセーブルにするには、ビット・レジスタ CONV_VBAT を Low にセットします。 ADC は、192kHz の固定サンプル・レートで、変換時間 5.2μs で実行されます。 温度のサンプリング・レートは 10K サンプル / 秒です。 PVDD 電圧、VBAT1S 電圧、ダイ温度の計算は、ページ 0x00 のレジスタ 0x52～0x56 の式を使用して行います。 レジスタ・ビットの中身は、常に MSB から LSB に向かって読み出します。 SAR ADC SAR ADC は、PVDD 電圧、VBAT1S 電圧、ダイ温度を監視します。この変換結果は、レジスタの読み戻し (PVDD_CNV[11:0]、VBAT1S_CNV[11:0]、TMP_CNV[7:0] レジスタ・ビット) から参照可能です。PVDD 電圧と VBAT1S 電圧の変換は、リミッタとブラウンアウト防止ブロックにも使用されます。 デフォルトでは、VBAT1S 変換は BOP ソースが VBAT1S でも (BOP_SRC=0)、PVDD (BOP_SRC=1) でも、PVDD および温度とともにイネーブルになります。VBAT1S 変換をディセーブルにするには、ビット・レジスタ CONV_VBAT を Low にセットします。 ADC は、192kHz の固定サンプル・レートで、変換時間 5.2μs で実行されます。 温度のサンプリング・レートは 10K サンプル / 秒です。 PVDD 電圧、VBAT1S 電圧、ダイ温度の計算は、ページ 0x00 のレジスタ 0x52～0x56 の式を使用して行います。 レジスタ・ビットの中身は、常に MSB から LSB に向かって読み出します。 SAR ADC は、PVDD 電圧、VBAT1S 電圧、ダイ温度を監視します。この変換結果は、レジスタの読み戻し (PVDD_CNV[11:0]、VBAT1S_CNV[11:0]、TMP_CNV[7:0] レジスタ・ビット) から参照可能です。PVDD 電圧と VBAT1S 電圧の変換は、リミッタとブラウンアウト防止ブロックにも使用されます。 デフォルトでは、VBAT1S 変換は BOP ソースが VBAT1S でも (BOP_SRC=0)、PVDD (BOP_SRC=1) でも、PVDD および温度とともにイネーブルになります。VBAT1S 変換をディセーブルにするには、ビット・レジスタ CONV_VBAT を Low にセットします。 ADC は、192kHz の固定サンプル・レートで、変換時間 5.2μs で実行されます。 温度のサンプリング・レートは 10K サンプル / 秒です。 PVDD 電圧、VBAT1S 電圧、ダイ温度の計算は、ページ 0x00 のレジスタ 0x52～0x56 の式を使用して行います。 レジスタ・ビットの中身は、常に MSB から LSB に向かって読み出します。 SAR ADC は、PVDD 電圧、VBAT1S 電圧、ダイ温度を監視します。この変換結果は、レジスタの読み戻し (PVDD_CNV[11:0]、VBAT1S_CNV[11:0]、TMP_CNV[7:0] レジスタ・ビット) から参照可能です。PVDD 電圧と VBAT1S 電圧の変換は、リミッタとブラウンアウト防止ブロックにも使用されます。デフォルトでは、VBAT1S 変換は BOP ソースが VBAT1S でも (BOP_SRC=0)、PVDD (BOP_SRC=1) でも、PVDD および温度とともにイネーブルになります。VBAT1S 変換をディセーブルにするには、ビット・レジスタ CONV_VBAT を Low にセットします。ADC は、192kHz の固定サンプル・レートで、変換時間 5.2μs で実行されます。温度のサンプリング・レートは 10K サンプル / 秒です。PVDD 電圧、VBAT1S 電圧、ダイ温度の計算は、ページ 0x00 のレジスタ 0x52～0x56 の式を使用して行います。レジスタ・ビットの中身は、常に MSB から LSB に向かって読み出します。 電流と電圧 (IV) の検出 TAS2780 はスピーカ電圧と電流検出の測定機能を実現しており、ラウドスピーカの動作をリアルタイムで監視することができます。VSNS_P ピンと VSNS_N ピンはフェライト・ビーズ・フィルタの後に接続するか、または EMI フィルタが使用されていない場合は OUT_P と OUT_N に直接接続する必要があります。V センス接続を行うと、パッケージング、PCB の相互接続、またはフェライト・ビーズ・フィルタ抵抗による電圧降下誤差が排除されます。V センス接続はポスト・フィルタ・フィードバック () にも使用することができ、フェライト・ビーズが原因で電圧降下によって発生するゲイン誤差や非直線性を補正することができます。VSNS 端子の後の相互接続抵抗は補正されないため、VSNS ピンはできる限り負荷の近くに接続してください。 電圧および電流検出の ADC には、DC ブロッキング・フィルタがあります。このフィルタのカットオフ周波数は調整可能です。また、フィルタは HPF_FREQ_REC[2:0] レジスタ・ビットを使用してバイパスすることもできます。 I センス・ブロックと V センス・ブロックは、ISNS_PD およぴ VSNS_PD レジスタ・ビットを Low にセットすることによりパワーアップ可能です。パワーダウンすると、デバイスはパワーダウン・ブロックに対してヌル・サンプルを返します。 電流と電圧 (IV) の検出 TAS2780 はスピーカ電圧と電流検出の測定機能を実現しており、ラウドスピーカの動作をリアルタイムで監視することができます。VSNS_P ピンと VSNS_N ピンはフェライト・ビーズ・フィルタの後に接続するか、または EMI フィルタが使用されていない場合は OUT_P と OUT_N に直接接続する必要があります。V センス接続を行うと、パッケージング、PCB の相互接続、またはフェライト・ビーズ・フィルタ抵抗による電圧降下誤差が排除されます。V センス接続はポスト・フィルタ・フィードバック () にも使用することができ、フェライト・ビーズが原因で電圧降下によって発生するゲイン誤差や非直線性を補正することができます。VSNS 端子の後の相互接続抵抗は補正されないため、VSNS ピンはできる限り負荷の近くに接続してください。 電圧および電流検出の ADC には、DC ブロッキング・フィルタがあります。このフィルタのカットオフ周波数は調整可能です。また、フィルタは HPF_FREQ_REC[2:0] レジスタ・ビットを使用してバイパスすることもできます。 I センス・ブロックと V センス・ブロックは、ISNS_PD およぴ VSNS_PD レジスタ・ビットを Low にセットすることによりパワーアップ可能です。パワーダウンすると、デバイスはパワーダウン・ブロックに対してヌル・サンプルを返します。 TAS2780 はスピーカ電圧と電流検出の測定機能を実現しており、ラウドスピーカの動作をリアルタイムで監視することができます。VSNS_P ピンと VSNS_N ピンはフェライト・ビーズ・フィルタの後に接続するか、または EMI フィルタが使用されていない場合は OUT_P と OUT_N に直接接続する必要があります。V センス接続を行うと、パッケージング、PCB の相互接続、またはフェライト・ビーズ・フィルタ抵抗による電圧降下誤差が排除されます。V センス接続はポスト・フィルタ・フィードバック () にも使用することができ、フェライト・ビーズが原因で電圧降下によって発生するゲイン誤差や非直線性を補正することができます。VSNS 端子の後の相互接続抵抗は補正されないため、VSNS ピンはできる限り負荷の近くに接続してください。 電圧および電流検出の ADC には、DC ブロッキング・フィルタがあります。このフィルタのカットオフ周波数は調整可能です。また、フィルタは HPF_FREQ_REC[2:0] レジスタ・ビットを使用してバイパスすることもできます。 I センス・ブロックと V センス・ブロックは、ISNS_PD およぴ VSNS_PD レジスタ・ビットを Low にセットすることによりパワーアップ可能です。パワーダウンすると、デバイスはパワーダウン・ブロックに対してヌル・サンプルを返します。 TAS2780 はスピーカ電圧と電流検出の測定機能を実現しており、ラウドスピーカの動作をリアルタイムで監視することができます。VSNS_P ピンと VSNS_N ピンはフェライト・ビーズ・フィルタの後に接続するか、または EMI フィルタが使用されていない場合は OUT_P と OUT_N に直接接続する必要があります。V センス接続を行うと、パッケージング、PCB の相互接続、またはフェライト・ビーズ・フィルタ抵抗による電圧降下誤差が排除されます。V センス接続はポスト・フィルタ・フィードバック () にも使用することができ、フェライト・ビーズが原因で電圧降下によって発生するゲイン誤差や非直線性を補正することができます。VSNS 端子の後の相互接続抵抗は補正されないため、VSNS ピンはできる限り負荷の近くに接続してください。V センス接続はポスト・フィルタ・フィードバック () にも使用することができ、フェライト・ビーズが原因で電圧降下によって発生するゲイン誤差や非直線性を補正することができます。電圧および電流検出の ADC には、DC ブロッキング・フィルタがあります。このフィルタのカットオフ周波数は調整可能です。また、フィルタは HPF_FREQ_REC[2:0] レジスタ・ビットを使用してバイパスすることもできます。I センス・ブロックと V センス・ブロックは、ISNS_PD およぴ VSNS_PD レジスタ・ビットを Low にセットすることによりパワーアップ可能です。パワーダウンすると、デバイスはパワーダウン・ブロックに対してヌル・サンプルを返します。 ポスト・フィルタ・フィードバック (PFFB) このデバイスは、外部フィルタの後にアンプ・フィードバック・ループを閉じることにより、ポスト・フィルタ・フィードバックをサポートしています。フィードバックを適用するには、デバイスの VSNS_N 端子と VSNS_P 端子を使用します。たとえば、アンプ・ループの安定性を損なう外部フィルタが実装されている場合など、この機能をディセーブルにするには、PFFB_EN レジスタ・ビットを使用します。PFFB がディセーブルになると、フィードバックはデバイスの OUT_N ピンと OUT_P ピンから内部で配線されます。 PFFB 動作モードでは、外部フィルタが f0 > 10MHz かつ f0/Q > 2.5MHz の条件を満たす必要があります (f0 と Q は、外部フィルタのカットオフ周波数と品質係数です)。 ポスト・フィルタ・フィードバック (PFFB) このデバイスは、外部フィルタの後にアンプ・フィードバック・ループを閉じることにより、ポスト・フィルタ・フィードバックをサポートしています。フィードバックを適用するには、デバイスの VSNS_N 端子と VSNS_P 端子を使用します。たとえば、アンプ・ループの安定性を損なう外部フィルタが実装されている場合など、この機能をディセーブルにするには、PFFB_EN レジスタ・ビットを使用します。PFFB がディセーブルになると、フィードバックはデバイスの OUT_N ピンと OUT_P ピンから内部で配線されます。 PFFB 動作モードでは、外部フィルタが f0 > 10MHz かつ f0/Q > 2.5MHz の条件を満たす必要があります (f0 と Q は、外部フィルタのカットオフ周波数と品質係数です)。 このデバイスは、外部フィルタの後にアンプ・フィードバック・ループを閉じることにより、ポスト・フィルタ・フィードバックをサポートしています。フィードバックを適用するには、デバイスの VSNS_N 端子と VSNS_P 端子を使用します。たとえば、アンプ・ループの安定性を損なう外部フィルタが実装されている場合など、この機能をディセーブルにするには、PFFB_EN レジスタ・ビットを使用します。PFFB がディセーブルになると、フィードバックはデバイスの OUT_N ピンと OUT_P ピンから内部で配線されます。 PFFB 動作モードでは、外部フィルタが f0 > 10MHz かつ f0/Q > 2.5MHz の条件を満たす必要があります (f0 と Q は、外部フィルタのカットオフ周波数と品質係数です)。 このデバイスは、外部フィルタの後にアンプ・フィードバック・ループを閉じることにより、ポスト・フィルタ・フィードバックをサポートしています。フィードバックを適用するには、デバイスの VSNS_N 端子と VSNS_P 端子を使用します。たとえば、アンプ・ループの安定性を損なう外部フィルタが実装されている場合など、この機能をディセーブルにするには、PFFB_EN レジスタ・ビットを使用します。PFFB がディセーブルになると、フィードバックはデバイスの OUT_N ピンと OUT_P ピンから内部で配線されます。PFFB 動作モードでは、外部フィルタが f0 > 10MHz かつ f0/Q > 2.5MHz の条件を満たす必要があります (f0 と Q は、外部フィルタのカットオフ周波数と品質係数です)。000 負荷診断 TAS2780 は、スピーカ端子の開放や短絡を確認することができます。この機能により、スピーカの連続性やスピーカへのパターンを検証することができます。動作全体は TAS2780 によって実行され、結果は IRQZ ピンを使用したり、または完了時に I2C バスを経由して読み取ることで通知されます。負荷診断は、外部オーディオ・クロック (レジスタ・ビット LDG_CLK=0) または内部発振器 (LDG_CLK=1) を使用して実行することができます。 スピーカの開放 (上部 - UT) と短絡 (下部 - LT) スレッショルドは、LDG_RES_UT[31:0] および LDG_RES_LT[31:0] レジスタ・ビットを使用して構成されます。診断を実行するには、MODE[2:0] レジスタ・ビットの設定で負荷診断モードのいずれかを選択します。負荷診断はアクティブ・モードやスタンドアロンに移行する前に実行することができ、完了時にはソフトウェア・シャットダウンに戻ります。負荷診断が実行されると、-35dBFS で 22kHz を 100ms の間再生し、スピーカ配線の抵抗を測定します。この結果は、LDG_AVG[1:0] レジスタ・ビットで指定した時間の中で平均化されます。測定されたスピーカのインピーダンスは、LDS_RES_VAL[31:0] レジスタ・ビットから読み出すことが可能です。 負荷診断 TAS2780 は、スピーカ端子の開放や短絡を確認することができます。この機能により、スピーカの連続性やスピーカへのパターンを検証することができます。動作全体は TAS2780 によって実行され、結果は IRQZ ピンを使用したり、または完了時に I2C バスを経由して読み取ることで通知されます。負荷診断は、外部オーディオ・クロック (レジスタ・ビット LDG_CLK=0) または内部発振器 (LDG_CLK=1) を使用して実行することができます。 スピーカの開放 (上部 - UT) と短絡 (下部 - LT) スレッショルドは、LDG_RES_UT[31:0] および LDG_RES_LT[31:0] レジスタ・ビットを使用して構成されます。診断を実行するには、MODE[2:0] レジスタ・ビットの設定で負荷診断モードのいずれかを選択します。負荷診断はアクティブ・モードやスタンドアロンに移行する前に実行することができ、完了時にはソフトウェア・シャットダウンに戻ります。負荷診断が実行されると、-35dBFS で 22kHz を 100ms の間再生し、スピーカ配線の抵抗を測定します。この結果は、LDG_AVG[1:0] レジスタ・ビットで指定した時間の中で平均化されます。測定されたスピーカのインピーダンスは、LDS_RES_VAL[31:0] レジスタ・ビットから読み出すことが可能です。 TAS2780 は、スピーカ端子の開放や短絡を確認することができます。この機能により、スピーカの連続性やスピーカへのパターンを検証することができます。動作全体は TAS2780 によって実行され、結果は IRQZ ピンを使用したり、または完了時に I2C バスを経由して読み取ることで通知されます。負荷診断は、外部オーディオ・クロック (レジスタ・ビット LDG_CLK=0) または内部発振器 (LDG_CLK=1) を使用して実行することができます。 スピーカの開放 (上部 - UT) と短絡 (下部 - LT) スレッショルドは、LDG_RES_UT[31:0] および LDG_RES_LT[31:0] レジスタ・ビットを使用して構成されます。診断を実行するには、MODE[2:0] レジスタ・ビットの設定で負荷診断モードのいずれかを選択します。負荷診断はアクティブ・モードやスタンドアロンに移行する前に実行することができ、完了時にはソフトウェア・シャットダウンに戻ります。負荷診断が実行されると、-35dBFS で 22kHz を 100ms の間再生し、スピーカ配線の抵抗を測定します。この結果は、LDG_AVG[1:0] レジスタ・ビットで指定した時間の中で平均化されます。測定されたスピーカのインピーダンスは、LDS_RES_VAL[31:0] レジスタ・ビットから読み出すことが可能です。 TAS2780 は、スピーカ端子の開放や短絡を確認することができます。この機能により、スピーカの連続性やスピーカへのパターンを検証することができます。動作全体は TAS2780 によって実行され、結果は IRQZ ピンを使用したり、または完了時に I2C バスを経由して読み取ることで通知されます。負荷診断は、外部オーディオ・クロック (レジスタ・ビット LDG_CLK=0) または内部発振器 (LDG_CLK=1) を使用して実行することができます。2スピーカの開放 (上部 - UT) と短絡 (下部 - LT) スレッショルドは、LDG_RES_UT[31:0] および LDG_RES_LT[31:0] レジスタ・ビットを使用して構成されます。診断を実行するには、MODE[2:0] レジスタ・ビットの設定で負荷診断モードのいずれかを選択します。負荷診断はアクティブ・モードやスタンドアロンに移行する前に実行することができ、完了時にはソフトウェア・シャットダウンに戻ります。負荷診断が実行されると、-35dBFS で 22kHz を 100ms の間再生し、スピーカ配線の抵抗を測定します。この結果は、LDG_AVG[1:0] レジスタ・ビットで指定した時間の中で平均化されます。測定されたスピーカのインピーダンスは、LDS_RES_VAL[31:0] レジスタ・ビットから読み出すことが可能です。 サーマル・フォールドバック TAS2780 はダイ温度を監視し、ダイ温度がスレッショルドの設定値に到達すると、自動的にオーディオ信号に制限をかけることができます。内部の DSP が各レジスタに必要な計算を行うため、この保護メカニズムを構成するためにサーマル・フォールドバック・レジスタを使用することを推奨します。 サーマル・フォールドバックをディセーブルにするには、TFB_EN レジスタ・ビットを使用します。ダイ温度が TF_TEMP_TH[31:0] レジスタ・ビットで設定した値に達すると、この機能によりオーディオ信号は減衰を開始して、過熱によるデバイスのシャットダウンを防止します。この機能は、TF_LIMS[31:0] レジスタ・ビットに値を設定することにより、TF_TEMP_TH[31:0] レジスタ・ビットで設定した温度範囲でオーディオ信号を減衰します。サーマル・フォールドバック・アタックは 0.25dB/ms のレートに固定されています。最大減衰を指定するには、レジスタ・ビット TF_MAX_ATTN[31:0] を使用します。ただし、デバイスの温度が上昇し続ける場合は、最終的には過熱がトリガされます。減衰は TF_HOLD_CNT[31:0] レジスタ・ビットで設定したサンプル数の間保持された後、リリースを開始します。 サーマル・フォールドバック TAS2780 はダイ温度を監視し、ダイ温度がスレッショルドの設定値に到達すると、自動的にオーディオ信号に制限をかけることができます。内部の DSP が各レジスタに必要な計算を行うため、この保護メカニズムを構成するためにサーマル・フォールドバック・レジスタを使用することを推奨します。 サーマル・フォールドバックをディセーブルにするには、TFB_EN レジスタ・ビットを使用します。ダイ温度が TF_TEMP_TH[31:0] レジスタ・ビットで設定した値に達すると、この機能によりオーディオ信号は減衰を開始して、過熱によるデバイスのシャットダウンを防止します。この機能は、TF_LIMS[31:0] レジスタ・ビットに値を設定することにより、TF_TEMP_TH[31:0] レジスタ・ビットで設定した温度範囲でオーディオ信号を減衰します。サーマル・フォールドバック・アタックは 0.25dB/ms のレートに固定されています。最大減衰を指定するには、レジスタ・ビット TF_MAX_ATTN[31:0] を使用します。ただし、デバイスの温度が上昇し続ける場合は、最終的には過熱がトリガされます。減衰は TF_HOLD_CNT[31:0] レジスタ・ビットで設定したサンプル数の間保持された後、リリースを開始します。 TAS2780 はダイ温度を監視し、ダイ温度がスレッショルドの設定値に到達すると、自動的にオーディオ信号に制限をかけることができます。内部の DSP が各レジスタに必要な計算を行うため、この保護メカニズムを構成するためにサーマル・フォールドバック・レジスタを使用することを推奨します。 サーマル・フォールドバックをディセーブルにするには、TFB_EN レジスタ・ビットを使用します。ダイ温度が TF_TEMP_TH[31:0] レジスタ・ビットで設定した値に達すると、この機能によりオーディオ信号は減衰を開始して、過熱によるデバイスのシャットダウンを防止します。この機能は、TF_LIMS[31:0] レジスタ・ビットに値を設定することにより、TF_TEMP_TH[31:0] レジスタ・ビットで設定した温度範囲でオーディオ信号を減衰します。サーマル・フォールドバック・アタックは 0.25dB/ms のレートに固定されています。最大減衰を指定するには、レジスタ・ビット TF_MAX_ATTN[31:0] を使用します。ただし、デバイスの温度が上昇し続ける場合は、最終的には過熱がトリガされます。減衰は TF_HOLD_CNT[31:0] レジスタ・ビットで設定したサンプル数の間保持された後、リリースを開始します。 TAS2780 はダイ温度を監視し、ダイ温度がスレッショルドの設定値に到達すると、自動的にオーディオ信号に制限をかけることができます。内部の DSP が各レジスタに必要な計算を行うため、この保護メカニズムを構成するためにサーマル・フォールドバック・レジスタを使用することを推奨します。TAS2780サーマル・フォールドバックをディセーブルにするには、TFB_EN レジスタ・ビットを使用します。ダイ温度が TF_TEMP_TH[31:0] レジスタ・ビットで設定した値に達すると、この機能によりオーディオ信号は減衰を開始して、過熱によるデバイスのシャットダウンを防止します。この機能は、TF_LIMS[31:0] レジスタ・ビットに値を設定することにより、TF_TEMP_TH[31:0] レジスタ・ビットで設定した温度範囲でオーディオ信号を減衰します。サーマル・フォールドバック・アタックは 0.25dB/ms のレートに固定されています。最大減衰を指定するには、レジスタ・ビット TF_MAX_ATTN[31:0] を使用します。ただし、デバイスの温度が上昇し続ける場合は、最終的には過熱がトリガされます。減衰は TF_HOLD_CNT[31:0] レジスタ・ビットで設定したサンプル数の間保持された後、リリースを開始します。 過電力保護機能 TAS2780 は内部パワー FET の温度を監視します。最大連続電力が高く、パワー FET の温度がスレッショルド以上になると、内部保護回路はサーマル・フォールドバックをトリガし、それでも温度が上昇する場合はデバイスをシャットダウンします。 この保護メカニズムは 2 つのスレッショルド TH1 と TH2 に基づいています。TH1 スレッショルドは内部バンドギャップで測定された温度より 116℃高い温度で設定され、最低でも 250℃です。TH1 スレッショルドによって、サーマル・フォールドバックがトリガされます。 TH2 スレッショルドは TH1 より 40℃高く、これによりサーマル・シャットダウンがトリガされます。 2 つの検出メカニズムは、ページ 0x01、レジスタ 0x47 の TG_TH2 ビットと TG_TH1 ビットを Low にセットするとディセーブルにすることができます。 過電力保護機能 TAS2780 は内部パワー FET の温度を監視します。最大連続電力が高く、パワー FET の温度がスレッショルド以上になると、内部保護回路はサーマル・フォールドバックをトリガし、それでも温度が上昇する場合はデバイスをシャットダウンします。 この保護メカニズムは 2 つのスレッショルド TH1 と TH2 に基づいています。TH1 スレッショルドは内部バンドギャップで測定された温度より 116℃高い温度で設定され、最低でも 250℃です。TH1 スレッショルドによって、サーマル・フォールドバックがトリガされます。 TH2 スレッショルドは TH1 より 40℃高く、これによりサーマル・シャットダウンがトリガされます。 2 つの検出メカニズムは、ページ 0x01、レジスタ 0x47 の TG_TH2 ビットと TG_TH1 ビットを Low にセットするとディセーブルにすることができます。 TAS2780 は内部パワー FET の温度を監視します。最大連続電力が高く、パワー FET の温度がスレッショルド以上になると、内部保護回路はサーマル・フォールドバックをトリガし、それでも温度が上昇する場合はデバイスをシャットダウンします。 この保護メカニズムは 2 つのスレッショルド TH1 と TH2 に基づいています。TH1 スレッショルドは内部バンドギャップで測定された温度より 116℃高い温度で設定され、最低でも 250℃です。TH1 スレッショルドによって、サーマル・フォールドバックがトリガされます。 TH2 スレッショルドは TH1 より 40℃高く、これによりサーマル・シャットダウンがトリガされます。 2 つの検出メカニズムは、ページ 0x01、レジスタ 0x47 の TG_TH2 ビットと TG_TH1 ビットを Low にセットするとディセーブルにすることができます。 TAS2780 は内部パワー FET の温度を監視します。最大連続電力が高く、パワー FET の温度がスレッショルド以上になると、内部保護回路はサーマル・フォールドバックをトリガし、それでも温度が上昇する場合はデバイスをシャットダウンします。この保護メカニズムは 2 つのスレッショルド TH1 と TH2 に基づいています。TH1 スレッショルドは内部バンドギャップで測定された温度より 116℃高い温度で設定され、最低でも 250℃です。TH1 スレッショルドによって、サーマル・フォールドバックがトリガされます。TH2 スレッショルドは TH1 より 40℃高く、これによりサーマル・シャットダウンがトリガされます。2 つの検出メカニズムは、ページ 0x01、レジスタ 0x47 の TG_TH2 ビットと TG_TH1 ビットを Low にセットするとディセーブルにすることができます。 低バッテリ保護 VBAT1S 電源が 3.4V 未満の場合、パワー FET は負荷電流が高くなると飽和状態になることがあり、その結果、FET が接続されている PVDD の熱暴走によりデバイスが損傷する可能性があります。 損傷を防ぐためには、内部 SAR ADC で測定された VBAT1S レベルに基づいて OCP 制限を調整する必要があります。以下の表に、OCP が調整されるスレッショルドと、これらのスレッショルドをプログラムするレジスタの設定を示します。 VBAT1S 電源が 3.4V 未満のレベルで検出されると、レジスタをプログラムする前に、デバイスはソフトウェア・シャットダウンかアイドル・モードに移行する必要があります。 OCP スレッショルドと VBAT VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 上記の OCP スレッショルドの制御は、VBAT1S が外部から供給されるパワー・モード中で、Class-D 出力が PVDD (PWR_MODE0、PWR_MODE1) でスイッチングしている場合にのみ必要です。 低バッテリ保護 VBAT1S 電源が 3.4V 未満の場合、パワー FET は負荷電流が高くなると飽和状態になることがあり、その結果、FET が接続されている PVDD の熱暴走によりデバイスが損傷する可能性があります。 損傷を防ぐためには、内部 SAR ADC で測定された VBAT1S レベルに基づいて OCP 制限を調整する必要があります。以下の表に、OCP が調整されるスレッショルドと、これらのスレッショルドをプログラムするレジスタの設定を示します。 VBAT1S 電源が 3.4V 未満のレベルで検出されると、レジスタをプログラムする前に、デバイスはソフトウェア・シャットダウンかアイドル・モードに移行する必要があります。 OCP スレッショルドと VBAT VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 上記の OCP スレッショルドの制御は、VBAT1S が外部から供給されるパワー・モード中で、Class-D 出力が PVDD (PWR_MODE0、PWR_MODE1) でスイッチングしている場合にのみ必要です。 VBAT1S 電源が 3.4V 未満の場合、パワー FET は負荷電流が高くなると飽和状態になることがあり、その結果、FET が接続されている PVDD の熱暴走によりデバイスが損傷する可能性があります。 損傷を防ぐためには、内部 SAR ADC で測定された VBAT1S レベルに基づいて OCP 制限を調整する必要があります。以下の表に、OCP が調整されるスレッショルドと、これらのスレッショルドをプログラムするレジスタの設定を示します。 VBAT1S 電源が 3.4V 未満のレベルで検出されると、レジスタをプログラムする前に、デバイスはソフトウェア・シャットダウンかアイドル・モードに移行する必要があります。 OCP スレッショルドと VBAT VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 上記の OCP スレッショルドの制御は、VBAT1S が外部から供給されるパワー・モード中で、Class-D 出力が PVDD (PWR_MODE0、PWR_MODE1) でスイッチングしている場合にのみ必要です。 VBAT1S 電源が 3.4V 未満の場合、パワー FET は負荷電流が高くなると飽和状態になることがあり、その結果、FET が接続されている PVDD の熱暴走によりデバイスが損傷する可能性があります。損傷を防ぐためには、内部 SAR ADC で測定された VBAT1S レベルに基づいて OCP 制限を調整する必要があります。以下の表に、OCP が調整されるスレッショルドと、これらのスレッショルドをプログラムするレジスタの設定を示します。VBAT1S 電源が 3.4V 未満のレベルで検出されると、レジスタをプログラムする前に、デバイスはソフトウェア・シャットダウンかアイドル・モードに移行する必要があります。 OCP スレッショルドと VBAT VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 OCP スレッショルドと VBAT VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S の範囲 PVDD OCP レベル ブック / ページ / レジスタ - 新しい設定 VBAT1S の範囲PVDD OCP レベルブック / ページ / レジスタ - 新しい設定 VBAT1S ≧ 3.4V 6.6A 該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 VBAT1S ≧ 3.4V 6.6A 該当なし VBAT1S ≧ 3.4V6.6A該当なし 3.1V ≦ VBAT1S < 3.4V 6A B_0/P_0/R_6 - 01 3.1V ≦ VBAT1S < 3.4V6AB_0/P_0/R_6 - 01 2.9V ≦ VBAT1S < 3.1V 5.3A B_0/P_0/R_6 - 02 2.9V ≦ VBAT1S < 3.1V5.3AB_0/P_0/R_6 - 02 2.7V ≦ VBAT1S < 2.9V 4.3A B_0/P_FD/R_3A - 7D 2.7V ≦ VBAT1S < 2.9V4.3AB_0/P_FD/R_3A - 7D B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_3B - を参照してください B_0/P_FD/R_5C - C0 B_0/P_FD/R_5C - C0上記の OCP スレッショルドの制御は、VBAT1S が外部から供給されるパワー・モード中で、Class-D 出力が PVDD (PWR_MODE0、PWR_MODE1) でスイッチングしている場合にのみ必要です。 クロックおよび PLL デバイスのクロックは、SBCLK 入力クロックから取得されます。#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46675 および #GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46256 に、各サンプリング・レートに対する有効な SBCLK クロック周波数と SBCLK 対 FSYNC 比を示します。 サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - サンプル・レートが SAMP_RATE[2:0] レジスタ・ビットによって適切に構成されている場合、SBCLK 対 FSYNC 比が有効である限り、構成を追加する必要はありません。デバイスは不適切な SBCLK 周波数や SBCLK 対 FSYNC 比を検出し、ボリュームは再生パスを低下させて、可聴アーティファクトを最小限に抑えます。クロック誤差が検出されると、DIS_CLK_HALT ビットが Low の場合、デバイスは CLK_HALT_TIMER[2:0] レジスタ・ビットで設定した時間経過後に低消費電力停止モードに入ります。さらに、CLK_PWR_UD_EN レジスタ・ビットが High にセットされていると、デバイスは有効なクロック信号で自動的に電源オンとオフを行うことができます。この機能がイネーブルの間、デバイスのサンプリング・レートを変更することはできません。この機能を正常に動作させるために、このモードでは DIS_CLK_HALT ビット・レジスタを Low にセットする必要があります。 クロックおよび PLL デバイスのクロックは、SBCLK 入力クロックから取得されます。#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46675 および #GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46256 に、各サンプリング・レートに対する有効な SBCLK クロック周波数と SBCLK 対 FSYNC 比を示します。 サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - サンプル・レートが SAMP_RATE[2:0] レジスタ・ビットによって適切に構成されている場合、SBCLK 対 FSYNC 比が有効である限り、構成を追加する必要はありません。デバイスは不適切な SBCLK 周波数や SBCLK 対 FSYNC 比を検出し、ボリュームは再生パスを低下させて、可聴アーティファクトを最小限に抑えます。クロック誤差が検出されると、DIS_CLK_HALT ビットが Low の場合、デバイスは CLK_HALT_TIMER[2:0] レジスタ・ビットで設定した時間経過後に低消費電力停止モードに入ります。さらに、CLK_PWR_UD_EN レジスタ・ビットが High にセットされていると、デバイスは有効なクロック信号で自動的に電源オンとオフを行うことができます。この機能がイネーブルの間、デバイスのサンプリング・レートを変更することはできません。この機能を正常に動作させるために、このモードでは DIS_CLK_HALT ビット・レジスタを Low にセットする必要があります。 デバイスのクロックは、SBCLK 入力クロックから取得されます。#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46675 および #GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46256 に、各サンプリング・レートに対する有効な SBCLK クロック周波数と SBCLK 対 FSYNC 比を示します。 サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - サンプル・レートが SAMP_RATE[2:0] レジスタ・ビットによって適切に構成されている場合、SBCLK 対 FSYNC 比が有効である限り、構成を追加する必要はありません。デバイスは不適切な SBCLK 周波数や SBCLK 対 FSYNC 比を検出し、ボリュームは再生パスを低下させて、可聴アーティファクトを最小限に抑えます。クロック誤差が検出されると、DIS_CLK_HALT ビットが Low の場合、デバイスは CLK_HALT_TIMER[2:0] レジスタ・ビットで設定した時間経過後に低消費電力停止モードに入ります。さらに、CLK_PWR_UD_EN レジスタ・ビットが High にセットされていると、デバイスは有効なクロック信号で自動的に電源オンとオフを行うことができます。この機能がイネーブルの間、デバイスのサンプリング・レートを変更することはできません。この機能を正常に動作させるために、このモードでは DIS_CLK_HALT ビット・レジスタを Low にセットする必要があります。 デバイスのクロックは、SBCLK 入力クロックから取得されます。#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46675 および #GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46256 に、各サンプリング・レートに対する有効な SBCLK クロック周波数と SBCLK 対 FSYNC 比を示します。#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46675#GUID-EF43466E-5824-44DB-BED1-44B160AA432F/SLASEA46256 サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 サンプル・レート (kHz) SBCLK 対 FSYNC 比 サンプル・レート (kHz)SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 162432486496125 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - 48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz 48kHz768kHz1.152MHz1.536MHz2.304MHz3.072MHz4.608MHz6MHz 96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz 96kHz1.536MHz2.304MHz3.072MHz4.608MHz6.144MHz9.216MHz12MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 サンプル・レート (kHz) サンプル・レート (kHz) SBCLK 対 FSYNC 比 SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 128 128 192 192 250 250 256 256 384 384 500 500 512 512 48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz 48kHz6.144MHz9.216MHz12MHz12.288MHz18.432MHz24MHz24.576MHz 96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - - 96kHz12.288MHz18.432MHz24MHz24.576MHz--- サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート) サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - サンプル・レート (kHz) SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 サンプル・レート (kHz) SBCLK 対 FSYNC 比 サンプル・レート (kHz)SBCLK 対 FSYNC 比 16 24 32 48 64 96 125 162432486496125 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - 44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz 44.1kHz705.6kHz1.0584MHz1.4112MHz2.1168MHz2.8224MHz4.2336MHz5.5125MHz 88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz 88.2kHz1.4112MHz2.1168MHz2.8224MHz4.2336MHz5.6448MHz8.4672MHz11.025MHz サンプル・レート (kHz) SBCLK 対 FSYNC 比 サンプル・レート (kHz) サンプル・レート (kHz) SBCLK 対 FSYNC 比 SBCLK 対 FSYNC 比 128 192 250 256 384 500 512 128 128 192 192 250 250 256 256 384 384 500 500 512 512 44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz 44.1kHz5.6448MHz8.4672MHz11.025MHz11.2896MHz16.9344MHz22.05MHz22.5792MHz 88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - - 88.2kHz11.2896MHz16.9344MHz22.05MHz22.5792MHz---サンプル・レートが SAMP_RATE[2:0] レジスタ・ビットによって適切に構成されている場合、SBCLK 対 FSYNC 比が有効である限り、構成を追加する必要はありません。デバイスは不適切な SBCLK 周波数や SBCLK 対 FSYNC 比を検出し、ボリュームは再生パスを低下させて、可聴アーティファクトを最小限に抑えます。クロック誤差が検出されると、DIS_CLK_HALT ビットが Low の場合、デバイスは CLK_HALT_TIMER[2:0] レジスタ・ビットで設定した時間経過後に低消費電力停止モードに入ります。さらに、CLK_PWR_UD_EN レジスタ・ビットが High にセットされていると、デバイスは有効なクロック信号で自動的に電源オンとオフを行うことができます。この機能がイネーブルの間、デバイスのサンプリング・レートを変更することはできません。この機能を正常に動作させるために、このモードでは DIS_CLK_HALT ビット・レジスタを Low にセットする必要があります。 超音波 TAS2780 には専用の電力モード (PWR_MODE3) があり、プレゼンス検出、ジェスチャー認識など最新の超音波アプリケーションで超音波を再生することができます。 超音波を再生する際は、設定を使用することを推奨します。 PWR_MODE3 モードでの動作時は、Class-D の出力段は外部の VBAT1S レールから供給されます。 超音波 TAS2780 には専用の電力モード (PWR_MODE3) があり、プレゼンス検出、ジェスチャー認識など最新の超音波アプリケーションで超音波を再生することができます。 超音波を再生する際は、設定を使用することを推奨します。 PWR_MODE3 モードでの動作時は、Class-D の出力段は外部の VBAT1S レールから供給されます。 TAS2780 には専用の電力モード (PWR_MODE3) があり、プレゼンス検出、ジェスチャー認識など最新の超音波アプリケーションで超音波を再生することができます。 超音波を再生する際は、設定を使用することを推奨します。 PWR_MODE3 モードでの動作時は、Class-D の出力段は外部の VBAT1S レールから供給されます。 TAS2780 には専用の電力モード (PWR_MODE3) があり、プレゼンス検出、ジェスチャー認識など最新の超音波アプリケーションで超音波を再生することができます。超音波を再生する際は、設定を使用することを推奨します。PWR_MODE3 モードでの動作時は、Class-D の出力段は外部の VBAT1S レールから供給されます。 エコー・リファレンス TAS2780 は、DSP 出力をループバックすることができます。 この機能により、ユーザーはノイズ・キャンセレーションやエコー修正アルゴリズムを実行することが可能です。 以下に、ブロック図を示します。 エコー・リファレンスのループバック エコー・リファレンスは、AUDIO_TX レジスタ・ビットの構成でイネーブルできます。スロットの長さとタイム・スロットは、AUDIO_SLEN および AUDIO_SLOT[5:0] レジスタ・ビットを使用して選択できます。 エコー・リファレンス TAS2780 は、DSP 出力をループバックすることができます。 この機能により、ユーザーはノイズ・キャンセレーションやエコー修正アルゴリズムを実行することが可能です。 以下に、ブロック図を示します。 エコー・リファレンスのループバック エコー・リファレンスは、AUDIO_TX レジスタ・ビットの構成でイネーブルできます。スロットの長さとタイム・スロットは、AUDIO_SLEN および AUDIO_SLOT[5:0] レジスタ・ビットを使用して選択できます。 TAS2780 は、DSP 出力をループバックすることができます。 この機能により、ユーザーはノイズ・キャンセレーションやエコー修正アルゴリズムを実行することが可能です。 以下に、ブロック図を示します。 エコー・リファレンスのループバック エコー・リファレンスは、AUDIO_TX レジスタ・ビットの構成でイネーブルできます。スロットの長さとタイム・スロットは、AUDIO_SLEN および AUDIO_SLOT[5:0] レジスタ・ビットを使用して選択できます。 TAS2780 は、DSP 出力をループバックすることができます。TAS2780この機能により、ユーザーはノイズ・キャンセレーションやエコー修正アルゴリズムを実行することが可能です。以下に、ブロック図を示します。 エコー・リファレンスのループバック エコー・リファレンスのループバックエコー・リファレンスは、AUDIO_TX レジスタ・ビットの構成でイネーブルできます。スロットの長さとタイム・スロットは、AUDIO_SLEN および AUDIO_SLOT[5:0] レジスタ・ビットを使用して選択できます。 動作モード ハードウェア・シャットダウン デバイスは、SDZ ピンが Low にアサートされている場合に、ハードウェア・シャットダウン・モードに移行します。ハードウェア・シャットダウン・モードでは、デバイスは AVDD、IOVDD、PVDD、PVDDH、VBAT1S 電源からの最小静止電流を消費します。このモードでは、すべてのレジスタの状態が失われ、I2C 通信はディセーブルになります。 デフォルトでは、SDZ ピンが Low になると、デバイスはシャットダウン・タイマ (レジスタ・ビット SDZ_TIMEOUT[1:0]) で構成可能なタイムアウト設定の経過後に、強制的にハードウェア・シャットダウンに移行します。オーディオの再生中に SDZ が Low にアサートされると、デバイスはオーディオのボリュームを下げて、Class-D スイッチングを停止し、アナログとデジタル・ブロックをパワーダウンして、最後にハードウェア・シャットダウン・モードに移行します。デバイスが強制的にハードウェア・シャットダウン・モードに移行するように構成することも可能です。この場合、オーディオ・チャネルを穏やかにディセーブルする試みは行われません。シャットダウン・モードを制御するには、SDZ_MODE[1:0] レジスタ・ビットを使用します。 SDZ が解放されると、デバイスは ADDR ピンをサンプリングし、ソフトウェア・シャットダウン・モードに移行します。 モード制御とソフトウェア・リセット TAS2780 のモードは、MODE[2:0] レジスタ・ビットを書き込むことにより構成できます。 ソフトウェア・リセットを行うには、SW_RESET レジスタ・ビットを High にセットします。このビットはセルフ・クリアです。イネーブルになると、すべてのレジスタがそれぞれのデフォルト値に復元されます。 ソフトウェア・シャットダウン ソフトウェア・シャットダウン・モードでは、オーディオ再生に必要なすべてのアナログ・ブロックが停止しますが、これによりデバイスでレジスタの状態が失われることはありません。 このレジスタは、I2C インターフェイスで利用することができます。 ソフトウェア・シャットダウンをイネーブルにするには、MODE[2:0] レジスタ・ビットを 3'b010 にアサートします。ソフトウェア・シャットダウンがアサートされたときにオーディオが再生中の場合、Class-D はボリュームをランプダウンしてからシャットダウンします。デアサートされると、Class-D はスイッチングを開始し、ボリュームはプログラムされたデジタル・ボリューム設定に戻ります。 ミュート・モード TAS2780 は、MODE[2:0] レジスタ・ビットを 3'b001 にセットすることにより、Class-D アンプのボリュームをミュート状態まで低下させます。ミュート中でも Class-D は切り替わりますが、オーディオ・コンテンツは送信されません。ミュートがアサート解除されると、デバイスはボリュームをプログラムされたデジタル設定に戻します。 アクティブ・モード アクティブ・モードでは、Class-D に切り替わり、オーディオが再生されます。イネーブルの場合、スピーカ電圧と電流検出は動作可能です。MODE[2:0] レジスタ・ビットを 3'b000 にセットすると、アクティブ・モードに移行します。 診断モード TAS2780 には診断ジェネレータが実装されており、デバイスに PCM クロック送信をしなくても使用することができます。DG_CLK レジスタ・ビットが Low にセットされている場合、内部発振器は DG_SIG[4:0] ビットで選択したテスト・パターンを生成します。正弦波を生成するには、はじめに SAMP_RATE[2:0] レジスタ・ビットを使用してサンプリング周波数 fs を設定する必要があります。 診断モードでプログラム可能な DC レベルは、DG_DC_VAL[31:0] レジスタ・ビットを使用して設定します。 DC 診断トーンを再生するには、レジスタ 0x04 の HPF_FREQ_PB[2:0] ビットを 0h にセットします (DC ブロッカはディセーブル)。 ノイズ・ゲート・モード セクション 8.4.2.7 で説明するこの動作モードでは、TAS2780 は信号を監視し、信号がスレッショルド未満になると Class-D をパワーダウンします。 動作モード ハードウェア・シャットダウン デバイスは、SDZ ピンが Low にアサートされている場合に、ハードウェア・シャットダウン・モードに移行します。ハードウェア・シャットダウン・モードでは、デバイスは AVDD、IOVDD、PVDD、PVDDH、VBAT1S 電源からの最小静止電流を消費します。このモードでは、すべてのレジスタの状態が失われ、I2C 通信はディセーブルになります。 デフォルトでは、SDZ ピンが Low になると、デバイスはシャットダウン・タイマ (レジスタ・ビット SDZ_TIMEOUT[1:0]) で構成可能なタイムアウト設定の経過後に、強制的にハードウェア・シャットダウンに移行します。オーディオの再生中に SDZ が Low にアサートされると、デバイスはオーディオのボリュームを下げて、Class-D スイッチングを停止し、アナログとデジタル・ブロックをパワーダウンして、最後にハードウェア・シャットダウン・モードに移行します。デバイスが強制的にハードウェア・シャットダウン・モードに移行するように構成することも可能です。この場合、オーディオ・チャネルを穏やかにディセーブルする試みは行われません。シャットダウン・モードを制御するには、SDZ_MODE[1:0] レジスタ・ビットを使用します。 SDZ が解放されると、デバイスは ADDR ピンをサンプリングし、ソフトウェア・シャットダウン・モードに移行します。 ハードウェア・シャットダウン デバイスは、SDZ ピンが Low にアサートされている場合に、ハードウェア・シャットダウン・モードに移行します。ハードウェア・シャットダウン・モードでは、デバイスは AVDD、IOVDD、PVDD、PVDDH、VBAT1S 電源からの最小静止電流を消費します。このモードでは、すべてのレジスタの状態が失われ、I2C 通信はディセーブルになります。 デフォルトでは、SDZ ピンが Low になると、デバイスはシャットダウン・タイマ (レジスタ・ビット SDZ_TIMEOUT[1:0]) で構成可能なタイムアウト設定の経過後に、強制的にハードウェア・シャットダウンに移行します。オーディオの再生中に SDZ が Low にアサートされると、デバイスはオーディオのボリュームを下げて、Class-D スイッチングを停止し、アナログとデジタル・ブロックをパワーダウンして、最後にハードウェア・シャットダウン・モードに移行します。デバイスが強制的にハードウェア・シャットダウン・モードに移行するように構成することも可能です。この場合、オーディオ・チャネルを穏やかにディセーブルする試みは行われません。シャットダウン・モードを制御するには、SDZ_MODE[1:0] レジスタ・ビットを使用します。 SDZ が解放されると、デバイスは ADDR ピンをサンプリングし、ソフトウェア・シャットダウン・モードに移行します。 デバイスは、SDZ ピンが Low にアサートされている場合に、ハードウェア・シャットダウン・モードに移行します。ハードウェア・シャットダウン・モードでは、デバイスは AVDD、IOVDD、PVDD、PVDDH、VBAT1S 電源からの最小静止電流を消費します。このモードでは、すべてのレジスタの状態が失われ、I2C 通信はディセーブルになります。 デフォルトでは、SDZ ピンが Low になると、デバイスはシャットダウン・タイマ (レジスタ・ビット SDZ_TIMEOUT[1:0]) で構成可能なタイムアウト設定の経過後に、強制的にハードウェア・シャットダウンに移行します。オーディオの再生中に SDZ が Low にアサートされると、デバイスはオーディオのボリュームを下げて、Class-D スイッチングを停止し、アナログとデジタル・ブロックをパワーダウンして、最後にハードウェア・シャットダウン・モードに移行します。デバイスが強制的にハードウェア・シャットダウン・モードに移行するように構成することも可能です。この場合、オーディオ・チャネルを穏やかにディセーブルする試みは行われません。シャットダウン・モードを制御するには、SDZ_MODE[1:0] レジスタ・ビットを使用します。 SDZ が解放されると、デバイスは ADDR ピンをサンプリングし、ソフトウェア・シャットダウン・モードに移行します。 デバイスは、SDZ ピンが Low にアサートされている場合に、ハードウェア・シャットダウン・モードに移行します。ハードウェア・シャットダウン・モードでは、デバイスは AVDD、IOVDD、PVDD、PVDDH、VBAT1S 電源からの最小静止電流を消費します。このモードでは、すべてのレジスタの状態が失われ、I2C 通信はディセーブルになります。2デフォルトでは、SDZ ピンが Low になると、デバイスはシャットダウン・タイマ (レジスタ・ビット SDZ_TIMEOUT[1:0]) で構成可能なタイムアウト設定の経過後に、強制的にハードウェア・シャットダウンに移行します。オーディオの再生中に SDZ が Low にアサートされると、デバイスはオーディオのボリュームを下げて、Class-D スイッチングを停止し、アナログとデジタル・ブロックをパワーダウンして、最後にハードウェア・シャットダウン・モードに移行します。デバイスが強制的にハードウェア・シャットダウン・モードに移行するように構成することも可能です。この場合、オーディオ・チャネルを穏やかにディセーブルする試みは行われません。シャットダウン・モードを制御するには、SDZ_MODE[1:0] レジスタ・ビットを使用します。SDZ が解放されると、デバイスは ADDR ピンをサンプリングし、ソフトウェア・シャットダウン・モードに移行します。 モード制御とソフトウェア・リセット TAS2780 のモードは、MODE[2:0] レジスタ・ビットを書き込むことにより構成できます。 ソフトウェア・リセットを行うには、SW_RESET レジスタ・ビットを High にセットします。このビットはセルフ・クリアです。イネーブルになると、すべてのレジスタがそれぞれのデフォルト値に復元されます。 モード制御とソフトウェア・リセット TAS2780 のモードは、MODE[2:0] レジスタ・ビットを書き込むことにより構成できます。 ソフトウェア・リセットを行うには、SW_RESET レジスタ・ビットを High にセットします。このビットはセルフ・クリアです。イネーブルになると、すべてのレジスタがそれぞれのデフォルト値に復元されます。 TAS2780 のモードは、MODE[2:0] レジスタ・ビットを書き込むことにより構成できます。 ソフトウェア・リセットを行うには、SW_RESET レジスタ・ビットを High にセットします。このビットはセルフ・クリアです。イネーブルになると、すべてのレジスタがそれぞれのデフォルト値に復元されます。 TAS2780 のモードは、MODE[2:0] レジスタ・ビットを書き込むことにより構成できます。TAS2780ソフトウェア・リセットを行うには、SW_RESET レジスタ・ビットを High にセットします。このビットはセルフ・クリアです。イネーブルになると、すべてのレジスタがそれぞれのデフォルト値に復元されます。 ソフトウェア・シャットダウン ソフトウェア・シャットダウン・モードでは、オーディオ再生に必要なすべてのアナログ・ブロックが停止しますが、これによりデバイスでレジスタの状態が失われることはありません。 このレジスタは、I2C インターフェイスで利用することができます。 ソフトウェア・シャットダウンをイネーブルにするには、MODE[2:0] レジスタ・ビットを 3'b010 にアサートします。ソフトウェア・シャットダウンがアサートされたときにオーディオが再生中の場合、Class-D はボリュームをランプダウンしてからシャットダウンします。デアサートされると、Class-D はスイッチングを開始し、ボリュームはプログラムされたデジタル・ボリューム設定に戻ります。 ソフトウェア・シャットダウン ソフトウェア・シャットダウン・モードでは、オーディオ再生に必要なすべてのアナログ・ブロックが停止しますが、これによりデバイスでレジスタの状態が失われることはありません。 このレジスタは、I2C インターフェイスで利用することができます。 ソフトウェア・シャットダウンをイネーブルにするには、MODE[2:0] レジスタ・ビットを 3'b010 にアサートします。ソフトウェア・シャットダウンがアサートされたときにオーディオが再生中の場合、Class-D はボリュームをランプダウンしてからシャットダウンします。デアサートされると、Class-D はスイッチングを開始し、ボリュームはプログラムされたデジタル・ボリューム設定に戻ります。 ソフトウェア・シャットダウン・モードでは、オーディオ再生に必要なすべてのアナログ・ブロックが停止しますが、これによりデバイスでレジスタの状態が失われることはありません。 このレジスタは、I2C インターフェイスで利用することができます。 ソフトウェア・シャットダウンをイネーブルにするには、MODE[2:0] レジスタ・ビットを 3'b010 にアサートします。ソフトウェア・シャットダウンがアサートされたときにオーディオが再生中の場合、Class-D はボリュームをランプダウンしてからシャットダウンします。デアサートされると、Class-D はスイッチングを開始し、ボリュームはプログラムされたデジタル・ボリューム設定に戻ります。 ソフトウェア・シャットダウン・モードでは、オーディオ再生に必要なすべてのアナログ・ブロックが停止しますが、これによりデバイスでレジスタの状態が失われることはありません。このレジスタは、I2C インターフェイスで利用することができます。2ソフトウェア・シャットダウンをイネーブルにするには、MODE[2:0] レジスタ・ビットを 3'b010 にアサートします。ソフトウェア・シャットダウンがアサートされたときにオーディオが再生中の場合、Class-D はボリュームをランプダウンしてからシャットダウンします。デアサートされると、Class-D はスイッチングを開始し、ボリュームはプログラムされたデジタル・ボリューム設定に戻ります。 ミュート・モード TAS2780 は、MODE[2:0] レジスタ・ビットを 3'b001 にセットすることにより、Class-D アンプのボリュームをミュート状態まで低下させます。ミュート中でも Class-D は切り替わりますが、オーディオ・コンテンツは送信されません。ミュートがアサート解除されると、デバイスはボリュームをプログラムされたデジタル設定に戻します。 ミュート・モード TAS2780 は、MODE[2:0] レジスタ・ビットを 3'b001 にセットすることにより、Class-D アンプのボリュームをミュート状態まで低下させます。ミュート中でも Class-D は切り替わりますが、オーディオ・コンテンツは送信されません。ミュートがアサート解除されると、デバイスはボリュームをプログラムされたデジタル設定に戻します。 TAS2780 は、MODE[2:0] レジスタ・ビットを 3'b001 にセットすることにより、Class-D アンプのボリュームをミュート状態まで低下させます。ミュート中でも Class-D は切り替わりますが、オーディオ・コンテンツは送信されません。ミュートがアサート解除されると、デバイスはボリュームをプログラムされたデジタル設定に戻します。 TAS2780 は、MODE[2:0] レジスタ・ビットを 3'b001 にセットすることにより、Class-D アンプのボリュームをミュート状態まで低下させます。ミュート中でも Class-D は切り替わりますが、オーディオ・コンテンツは送信されません。ミュートがアサート解除されると、デバイスはボリュームをプログラムされたデジタル設定に戻します。TAS2780 アクティブ・モード アクティブ・モードでは、Class-D に切り替わり、オーディオが再生されます。イネーブルの場合、スピーカ電圧と電流検出は動作可能です。MODE[2:0] レジスタ・ビットを 3'b000 にセットすると、アクティブ・モードに移行します。 アクティブ・モード アクティブ・モードでは、Class-D に切り替わり、オーディオが再生されます。イネーブルの場合、スピーカ電圧と電流検出は動作可能です。MODE[2:0] レジスタ・ビットを 3'b000 にセットすると、アクティブ・モードに移行します。 アクティブ・モードでは、Class-D に切り替わり、オーディオが再生されます。イネーブルの場合、スピーカ電圧と電流検出は動作可能です。MODE[2:0] レジスタ・ビットを 3'b000 にセットすると、アクティブ・モードに移行します。 アクティブ・モードでは、Class-D に切り替わり、オーディオが再生されます。イネーブルの場合、スピーカ電圧と電流検出は動作可能です。MODE[2:0] レジスタ・ビットを 3'b000 にセットすると、アクティブ・モードに移行します。 診断モード TAS2780 には診断ジェネレータが実装されており、デバイスに PCM クロック送信をしなくても使用することができます。DG_CLK レジスタ・ビットが Low にセットされている場合、内部発振器は DG_SIG[4:0] ビットで選択したテスト・パターンを生成します。正弦波を生成するには、はじめに SAMP_RATE[2:0] レジスタ・ビットを使用してサンプリング周波数 fs を設定する必要があります。 診断モードでプログラム可能な DC レベルは、DG_DC_VAL[31:0] レジスタ・ビットを使用して設定します。 DC 診断トーンを再生するには、レジスタ 0x04 の HPF_FREQ_PB[2:0] ビットを 0h にセットします (DC ブロッカはディセーブル)。 診断モード TAS2780 には診断ジェネレータが実装されており、デバイスに PCM クロック送信をしなくても使用することができます。DG_CLK レジスタ・ビットが Low にセットされている場合、内部発振器は DG_SIG[4:0] ビットで選択したテスト・パターンを生成します。正弦波を生成するには、はじめに SAMP_RATE[2:0] レジスタ・ビットを使用してサンプリング周波数 fs を設定する必要があります。 診断モードでプログラム可能な DC レベルは、DG_DC_VAL[31:0] レジスタ・ビットを使用して設定します。 DC 診断トーンを再生するには、レジスタ 0x04 の HPF_FREQ_PB[2:0] ビットを 0h にセットします (DC ブロッカはディセーブル)。 TAS2780 には診断ジェネレータが実装されており、デバイスに PCM クロック送信をしなくても使用することができます。DG_CLK レジスタ・ビットが Low にセットされている場合、内部発振器は DG_SIG[4:0] ビットで選択したテスト・パターンを生成します。正弦波を生成するには、はじめに SAMP_RATE[2:0] レジスタ・ビットを使用してサンプリング周波数 fs を設定する必要があります。 診断モードでプログラム可能な DC レベルは、DG_DC_VAL[31:0] レジスタ・ビットを使用して設定します。 DC 診断トーンを再生するには、レジスタ 0x04 の HPF_FREQ_PB[2:0] ビットを 0h にセットします (DC ブロッカはディセーブル)。 TAS2780 には診断ジェネレータが実装されており、デバイスに PCM クロック送信をしなくても使用することができます。DG_CLK レジスタ・ビットが Low にセットされている場合、内部発振器は DG_SIG[4:0] ビットで選択したテスト・パターンを生成します。正弦波を生成するには、はじめに SAMP_RATE[2:0] レジスタ・ビットを使用してサンプリング周波数 fs を設定する必要があります。TAS2780s診断モードでプログラム可能な DC レベルは、DG_DC_VAL[31:0] レジスタ・ビットを使用して設定します。DC 診断トーンを再生するには、レジスタ 0x04 の HPF_FREQ_PB[2:0] ビットを 0h にセットします (DC ブロッカはディセーブル)。 ノイズ・ゲート・モード セクション 8.4.2.7 で説明するこの動作モードでは、TAS2780 は信号を監視し、信号がスレッショルド未満になると Class-D をパワーダウンします。 ノイズ・ゲート・モード セクション 8.4.2.7 で説明するこの動作モードでは、TAS2780 は信号を監視し、信号がスレッショルド未満になると Class-D をパワーダウンします。 セクション 8.4.2.7 で説明するこの動作モードでは、TAS2780 は信号を監視し、信号がスレッショルド未満になると Class-D をパワーダウンします。 セクション 8.4.2.7 で説明するこの動作モードでは、TAS2780 は信号を監視し、信号がスレッショルド未満になると Class-D をパワーダウンします。 フォルトとステータス 起動シーケンスの間、AVDD ピンを監視する回路は、電源が有効になるまでデバイスをリセット状態に保持します (すべての構成レジスタを含む)。AVDD が有効で SDZ ピンが解放されるまで、デバイスはハードウェア・シャットダウンを終了しません。SDZ が解放されると、デジタル・コア電圧レギュレータが起動し、動作モードの検出が有効になります。AVDD が低電圧スレッショルドを下回ると、デバイスはただちにリセット状態に強制的に移行します。 また、デバイスは PVDD 電源を監視し、電源が PVDD 低電圧スレッショルドを下回ると、アナログ・コアをパワーダウン状態に保持します (レジスタ・ビット PVDDH_UVLO_TH[5:0] で設定)。TAS2780 がアクティブ動作中で、低電圧フォルトが発生した場合、アナログ・ブロックはただちにパワーダウンして、デバイスを保護します。これらのフォルトはラッチされるため、ハードウェアまたはソフトウェア・シャットダウンに遷移して、フォルトをクリアする必要があります。ラッチされたレジスタは、低電圧フォルトを通知します。 以下のような TDM クロックに伴うフォルトが検出された場合、デバイスはソフトウェア・シャットダウン・モードに遷移します。 * 無効な SBCLK 対 FSYNC 比 * 無効な FSYNC 周波数 * SBCLK または FSYNC クロックの停止 TDM クロック・エラーが検出されると、デバイスは可能な限りすぐにソフトウェア・シャットダウン・モードに遷移して、オーディオ・アーティファクトの可能性を制限します。すべての TDM クロック・エラーが解決すると、デバイスのボリュームは以前の再生状態に戻ります。TDM クロック・エラーの発生中は、クロック・エラー割り込みマスク・レジスタ・ビット IM_TDMCE が Low にセットされている場合、IRQZ ピンは Low にアサートされます。また、クロック・フォルトはラッチされたフォルト・ステータス・レジスタ (IR_TDMCE ビット) で読み戻すことも可能です。 I2C をプログラムしてアクティブ・モードに移行する前に、TDM クロックを利用可能にしておく必要があります。クロックがないままアクティブ・モードに移行すると、クロック・エラーを引き起こし、デバイスはソフトウェア・シャットダウンに入り、クロック・エラーに関連した割り込みが発生します。 TAS2780 はダイ温度と Class-D 負荷電流も監視しており、このどちらかが安全な値を超えると、ソフトウェア・シャットダウン・モードに移行します。TDM クロック・エラーと同様に、過熱や過電流に対してフォルト割り込みマスク・レジスタ・ビットが Low にセットされていれば、IRQZ ピンはこれらのフォルトで Low にアサートされます。フォルト・ステータスは、ラッチされたフォルト・レジスタでも監視することができます。 ダイの過熱と Class-D 過電流エラーは、どちらもラッチされます (たとえば、ハードウェアまたはソフトウェアのシャットダウン・シーケンスが適用されるまで、デバイスはソフトウェア・シャットダウンに移行します)。また、これらは所定の時間経過後に自動で再試行するようにプログラムすることが可能です。この動作を構成するには、OTE_RETRY、OCE_RETRY レジスタ・ビットを使用します (それぞれ、過熱用と過電流用)。ラッチ・モードでも、Class-D は再試行時間 (1.5s) が経過するまで、過熱や過電流エラーの後の再試行は行いません。この機能により、デバイスの損傷を引き起こす、デバイスへのストレスが急速に繰り返し与えられることを防ぎます。デバイスでハードウェアまたはソフトウェア・シャットダウンのサイクルが実行される場合、再試行時間が経過した後にのみ動作を開始します。 デフォルトでは、再試行機能はすべて無効になっています。 ソフトウェア・シャットダウンを終了してアクティブ・モードになっていると (010b～000b の MODE[2:0] ビットなど)、PVDD 低電圧が検出された場合、デバイスはソフトウェア・シャットダウン・モードに戻り、割り込み (IL_PUVLO) のフラグが立ちます。このフォルトを終了するには、ユーザーは割り込みをクリアし、再びアクティブ・モードに移行しようとする前に、MODE[2:0] ビットを使用してデバイスをソフトウェア・シャットダウンにプログラムする必要があります。 内部 VBAT1S LDO 低電圧が検出され、IL_LDO_UV 割り込みのフラグが立った場合、PWR_MODE2 でも同様の状況が発生する可能性があります。 ステータス・レジスタ (ステータス・マスク・レジスタ経由で有効になっている場合は、IRQZ ピンも同様) も、以下のようなリミッタ動作を通知します。リミッタがアクティブになっている場合、PVDD が変曲点を下回った場合、減衰が最大になった場合、リミッタが無限保持状態の場合、リミッタがオーディオをミュートにしている場合などです。 このような状況では、デバイスが PWR_MODE2 で動作している場合、VBAT1S ピンには内部 LDO から供給されます。保護回路はこのブロックを監視し、低電圧、過電圧、または LDO が過負荷の場合にフォルトを生成します。これらのフォルトのいずれかが発生すると、デバイスはソフトウェア・シャットダウン・モードに移行します。 IRQZ ピンはオープン・ドレイン出力で、マスクなしのフォルト発生中は Low にアサートされます。そのため、IOVDD への抵抗でプルアップする必要があります。内部プルアップ抵抗が実装されており、IRQZ_PU レジスタ・ビットを High にセットすることで、アクセス可能になります (ピンに接続される)。 IRQZ の割り込み構成を設定するには、IRQZ_PIN_CFG[1:0] レジスタ・ビットを使用します。IRQZ_POL レジスタ・ビットは割り込み極性を設定します。 INT_LTCH_CLR レジスタ・ビットを使用すると、すべての割り込みラッチのレジスタ・ビットをクリアすることができます。 ライブ・フラグ・レジスタは、デバイスがアクティブ・モードで動作中にのみアクティブになります。デバイスが I2C コマンドか、以下のいずれかのフォルト条件を満たしたことによってシャットダウンされると、ライブ・フラグはリセットされます。ラッチされたフラグはこの条件ではリセットされないため、ユーザーはステータスを読み取ることができます。 フォルト割り込みマスク 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 ノイズ・ゲートがアクティブ IL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 TDM 上のフォルトとステータス STATUS_TX レジスタ・ビットが High にセットされている場合、フォルト情報とデバイス動作情報を TDM バス経由で送信することができます。TDM バスのスロットの位置は、STATUS_SLOT[5:0] レジスタ・ビットを使用して構成することが可能です。 TDM 情報ビット TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 過渡シャットダウン・フェーズ中にのみ読み取り可能です。シャットダウン後、TDM ビットは使用できません。 温度の警告 TAS2780 はダイ温度を監視し、温度が 105℃、115℃、125℃、135℃を上回ると警告を出します。 警告はレジスタ 0x47 からライブで読み取るか、またはレジスタ 0x4F、ページ 0x00 にラッチされます。 フォルトとステータス 起動シーケンスの間、AVDD ピンを監視する回路は、電源が有効になるまでデバイスをリセット状態に保持します (すべての構成レジスタを含む)。AVDD が有効で SDZ ピンが解放されるまで、デバイスはハードウェア・シャットダウンを終了しません。SDZ が解放されると、デジタル・コア電圧レギュレータが起動し、動作モードの検出が有効になります。AVDD が低電圧スレッショルドを下回ると、デバイスはただちにリセット状態に強制的に移行します。 また、デバイスは PVDD 電源を監視し、電源が PVDD 低電圧スレッショルドを下回ると、アナログ・コアをパワーダウン状態に保持します (レジスタ・ビット PVDDH_UVLO_TH[5:0] で設定)。TAS2780 がアクティブ動作中で、低電圧フォルトが発生した場合、アナログ・ブロックはただちにパワーダウンして、デバイスを保護します。これらのフォルトはラッチされるため、ハードウェアまたはソフトウェア・シャットダウンに遷移して、フォルトをクリアする必要があります。ラッチされたレジスタは、低電圧フォルトを通知します。 以下のような TDM クロックに伴うフォルトが検出された場合、デバイスはソフトウェア・シャットダウン・モードに遷移します。 * 無効な SBCLK 対 FSYNC 比 * 無効な FSYNC 周波数 * SBCLK または FSYNC クロックの停止 TDM クロック・エラーが検出されると、デバイスは可能な限りすぐにソフトウェア・シャットダウン・モードに遷移して、オーディオ・アーティファクトの可能性を制限します。すべての TDM クロック・エラーが解決すると、デバイスのボリュームは以前の再生状態に戻ります。TDM クロック・エラーの発生中は、クロック・エラー割り込みマスク・レジスタ・ビット IM_TDMCE が Low にセットされている場合、IRQZ ピンは Low にアサートされます。また、クロック・フォルトはラッチされたフォルト・ステータス・レジスタ (IR_TDMCE ビット) で読み戻すことも可能です。 I2C をプログラムしてアクティブ・モードに移行する前に、TDM クロックを利用可能にしておく必要があります。クロックがないままアクティブ・モードに移行すると、クロック・エラーを引き起こし、デバイスはソフトウェア・シャットダウンに入り、クロック・エラーに関連した割り込みが発生します。 TAS2780 はダイ温度と Class-D 負荷電流も監視しており、このどちらかが安全な値を超えると、ソフトウェア・シャットダウン・モードに移行します。TDM クロック・エラーと同様に、過熱や過電流に対してフォルト割り込みマスク・レジスタ・ビットが Low にセットされていれば、IRQZ ピンはこれらのフォルトで Low にアサートされます。フォルト・ステータスは、ラッチされたフォルト・レジスタでも監視することができます。 ダイの過熱と Class-D 過電流エラーは、どちらもラッチされます (たとえば、ハードウェアまたはソフトウェアのシャットダウン・シーケンスが適用されるまで、デバイスはソフトウェア・シャットダウンに移行します)。また、これらは所定の時間経過後に自動で再試行するようにプログラムすることが可能です。この動作を構成するには、OTE_RETRY、OCE_RETRY レジスタ・ビットを使用します (それぞれ、過熱用と過電流用)。ラッチ・モードでも、Class-D は再試行時間 (1.5s) が経過するまで、過熱や過電流エラーの後の再試行は行いません。この機能により、デバイスの損傷を引き起こす、デバイスへのストレスが急速に繰り返し与えられることを防ぎます。デバイスでハードウェアまたはソフトウェア・シャットダウンのサイクルが実行される場合、再試行時間が経過した後にのみ動作を開始します。 デフォルトでは、再試行機能はすべて無効になっています。 ソフトウェア・シャットダウンを終了してアクティブ・モードになっていると (010b～000b の MODE[2:0] ビットなど)、PVDD 低電圧が検出された場合、デバイスはソフトウェア・シャットダウン・モードに戻り、割り込み (IL_PUVLO) のフラグが立ちます。このフォルトを終了するには、ユーザーは割り込みをクリアし、再びアクティブ・モードに移行しようとする前に、MODE[2:0] ビットを使用してデバイスをソフトウェア・シャットダウンにプログラムする必要があります。 内部 VBAT1S LDO 低電圧が検出され、IL_LDO_UV 割り込みのフラグが立った場合、PWR_MODE2 でも同様の状況が発生する可能性があります。 ステータス・レジスタ (ステータス・マスク・レジスタ経由で有効になっている場合は、IRQZ ピンも同様) も、以下のようなリミッタ動作を通知します。リミッタがアクティブになっている場合、PVDD が変曲点を下回った場合、減衰が最大になった場合、リミッタが無限保持状態の場合、リミッタがオーディオをミュートにしている場合などです。 このような状況では、デバイスが PWR_MODE2 で動作している場合、VBAT1S ピンには内部 LDO から供給されます。保護回路はこのブロックを監視し、低電圧、過電圧、または LDO が過負荷の場合にフォルトを生成します。これらのフォルトのいずれかが発生すると、デバイスはソフトウェア・シャットダウン・モードに移行します。 IRQZ ピンはオープン・ドレイン出力で、マスクなしのフォルト発生中は Low にアサートされます。そのため、IOVDD への抵抗でプルアップする必要があります。内部プルアップ抵抗が実装されており、IRQZ_PU レジスタ・ビットを High にセットすることで、アクセス可能になります (ピンに接続される)。 IRQZ の割り込み構成を設定するには、IRQZ_PIN_CFG[1:0] レジスタ・ビットを使用します。IRQZ_POL レジスタ・ビットは割り込み極性を設定します。 INT_LTCH_CLR レジスタ・ビットを使用すると、すべての割り込みラッチのレジスタ・ビットをクリアすることができます。 ライブ・フラグ・レジスタは、デバイスがアクティブ・モードで動作中にのみアクティブになります。デバイスが I2C コマンドか、以下のいずれかのフォルト条件を満たしたことによってシャットダウンされると、ライブ・フラグはリセットされます。ラッチされたフラグはこの条件ではリセットされないため、ユーザーはステータスを読み取ることができます。 フォルト割り込みマスク 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 ノイズ・ゲートがアクティブ IL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 起動シーケンスの間、AVDD ピンを監視する回路は、電源が有効になるまでデバイスをリセット状態に保持します (すべての構成レジスタを含む)。AVDD が有効で SDZ ピンが解放されるまで、デバイスはハードウェア・シャットダウンを終了しません。SDZ が解放されると、デジタル・コア電圧レギュレータが起動し、動作モードの検出が有効になります。AVDD が低電圧スレッショルドを下回ると、デバイスはただちにリセット状態に強制的に移行します。 また、デバイスは PVDD 電源を監視し、電源が PVDD 低電圧スレッショルドを下回ると、アナログ・コアをパワーダウン状態に保持します (レジスタ・ビット PVDDH_UVLO_TH[5:0] で設定)。TAS2780 がアクティブ動作中で、低電圧フォルトが発生した場合、アナログ・ブロックはただちにパワーダウンして、デバイスを保護します。これらのフォルトはラッチされるため、ハードウェアまたはソフトウェア・シャットダウンに遷移して、フォルトをクリアする必要があります。ラッチされたレジスタは、低電圧フォルトを通知します。 以下のような TDM クロックに伴うフォルトが検出された場合、デバイスはソフトウェア・シャットダウン・モードに遷移します。 * 無効な SBCLK 対 FSYNC 比 * 無効な FSYNC 周波数 * SBCLK または FSYNC クロックの停止 TDM クロック・エラーが検出されると、デバイスは可能な限りすぐにソフトウェア・シャットダウン・モードに遷移して、オーディオ・アーティファクトの可能性を制限します。すべての TDM クロック・エラーが解決すると、デバイスのボリュームは以前の再生状態に戻ります。TDM クロック・エラーの発生中は、クロック・エラー割り込みマスク・レジスタ・ビット IM_TDMCE が Low にセットされている場合、IRQZ ピンは Low にアサートされます。また、クロック・フォルトはラッチされたフォルト・ステータス・レジスタ (IR_TDMCE ビット) で読み戻すことも可能です。 I2C をプログラムしてアクティブ・モードに移行する前に、TDM クロックを利用可能にしておく必要があります。クロックがないままアクティブ・モードに移行すると、クロック・エラーを引き起こし、デバイスはソフトウェア・シャットダウンに入り、クロック・エラーに関連した割り込みが発生します。 TAS2780 はダイ温度と Class-D 負荷電流も監視しており、このどちらかが安全な値を超えると、ソフトウェア・シャットダウン・モードに移行します。TDM クロック・エラーと同様に、過熱や過電流に対してフォルト割り込みマスク・レジスタ・ビットが Low にセットされていれば、IRQZ ピンはこれらのフォルトで Low にアサートされます。フォルト・ステータスは、ラッチされたフォルト・レジスタでも監視することができます。 ダイの過熱と Class-D 過電流エラーは、どちらもラッチされます (たとえば、ハードウェアまたはソフトウェアのシャットダウン・シーケンスが適用されるまで、デバイスはソフトウェア・シャットダウンに移行します)。また、これらは所定の時間経過後に自動で再試行するようにプログラムすることが可能です。この動作を構成するには、OTE_RETRY、OCE_RETRY レジスタ・ビットを使用します (それぞれ、過熱用と過電流用)。ラッチ・モードでも、Class-D は再試行時間 (1.5s) が経過するまで、過熱や過電流エラーの後の再試行は行いません。この機能により、デバイスの損傷を引き起こす、デバイスへのストレスが急速に繰り返し与えられることを防ぎます。デバイスでハードウェアまたはソフトウェア・シャットダウンのサイクルが実行される場合、再試行時間が経過した後にのみ動作を開始します。 デフォルトでは、再試行機能はすべて無効になっています。 ソフトウェア・シャットダウンを終了してアクティブ・モードになっていると (010b～000b の MODE[2:0] ビットなど)、PVDD 低電圧が検出された場合、デバイスはソフトウェア・シャットダウン・モードに戻り、割り込み (IL_PUVLO) のフラグが立ちます。このフォルトを終了するには、ユーザーは割り込みをクリアし、再びアクティブ・モードに移行しようとする前に、MODE[2:0] ビットを使用してデバイスをソフトウェア・シャットダウンにプログラムする必要があります。 内部 VBAT1S LDO 低電圧が検出され、IL_LDO_UV 割り込みのフラグが立った場合、PWR_MODE2 でも同様の状況が発生する可能性があります。 ステータス・レジスタ (ステータス・マスク・レジスタ経由で有効になっている場合は、IRQZ ピンも同様) も、以下のようなリミッタ動作を通知します。リミッタがアクティブになっている場合、PVDD が変曲点を下回った場合、減衰が最大になった場合、リミッタが無限保持状態の場合、リミッタがオーディオをミュートにしている場合などです。 このような状況では、デバイスが PWR_MODE2 で動作している場合、VBAT1S ピンには内部 LDO から供給されます。保護回路はこのブロックを監視し、低電圧、過電圧、または LDO が過負荷の場合にフォルトを生成します。これらのフォルトのいずれかが発生すると、デバイスはソフトウェア・シャットダウン・モードに移行します。 IRQZ ピンはオープン・ドレイン出力で、マスクなしのフォルト発生中は Low にアサートされます。そのため、IOVDD への抵抗でプルアップする必要があります。内部プルアップ抵抗が実装されており、IRQZ_PU レジスタ・ビットを High にセットすることで、アクセス可能になります (ピンに接続される)。 IRQZ の割り込み構成を設定するには、IRQZ_PIN_CFG[1:0] レジスタ・ビットを使用します。IRQZ_POL レジスタ・ビットは割り込み極性を設定します。 INT_LTCH_CLR レジスタ・ビットを使用すると、すべての割り込みラッチのレジスタ・ビットをクリアすることができます。 ライブ・フラグ・レジスタは、デバイスがアクティブ・モードで動作中にのみアクティブになります。デバイスが I2C コマンドか、以下のいずれかのフォルト条件を満たしたことによってシャットダウンされると、ライブ・フラグはリセットされます。ラッチされたフラグはこの条件ではリセットされないため、ユーザーはステータスを読み取ることができます。 フォルト割り込みマスク 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 ノイズ・ゲートがアクティブ IL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 起動シーケンスの間、AVDD ピンを監視する回路は、電源が有効になるまでデバイスをリセット状態に保持します (すべての構成レジスタを含む)。AVDD が有効で SDZ ピンが解放されるまで、デバイスはハードウェア・シャットダウンを終了しません。SDZ が解放されると、デジタル・コア電圧レギュレータが起動し、動作モードの検出が有効になります。AVDD が低電圧スレッショルドを下回ると、デバイスはただちにリセット状態に強制的に移行します。また、デバイスは PVDD 電源を監視し、電源が PVDD 低電圧スレッショルドを下回ると、アナログ・コアをパワーダウン状態に保持します (レジスタ・ビット PVDDH_UVLO_TH[5:0] で設定)。TAS2780 がアクティブ動作中で、低電圧フォルトが発生した場合、アナログ・ブロックはただちにパワーダウンして、デバイスを保護します。これらのフォルトはラッチされるため、ハードウェアまたはソフトウェア・シャットダウンに遷移して、フォルトをクリアする必要があります。ラッチされたレジスタは、低電圧フォルトを通知します。以下のような TDM クロックに伴うフォルトが検出された場合、デバイスはソフトウェア・シャットダウン・モードに遷移します。* 無効な SBCLK 対 FSYNC 比* 無効な FSYNC 周波数* SBCLK または FSYNC クロックの停止TDM クロック・エラーが検出されると、デバイスは可能な限りすぐにソフトウェア・シャットダウン・モードに遷移して、オーディオ・アーティファクトの可能性を制限します。すべての TDM クロック・エラーが解決すると、デバイスのボリュームは以前の再生状態に戻ります。TDM クロック・エラーの発生中は、クロック・エラー割り込みマスク・レジスタ・ビット IM_TDMCE が Low にセットされている場合、IRQZ ピンは Low にアサートされます。また、クロック・フォルトはラッチされたフォルト・ステータス・レジスタ (IR_TDMCE ビット) で読み戻すことも可能です。I2C をプログラムしてアクティブ・モードに移行する前に、TDM クロックを利用可能にしておく必要があります。クロックがないままアクティブ・モードに移行すると、クロック・エラーを引き起こし、デバイスはソフトウェア・シャットダウンに入り、クロック・エラーに関連した割り込みが発生します。2TAS2780 はダイ温度と Class-D 負荷電流も監視しており、このどちらかが安全な値を超えると、ソフトウェア・シャットダウン・モードに移行します。TDM クロック・エラーと同様に、過熱や過電流に対してフォルト割り込みマスク・レジスタ・ビットが Low にセットされていれば、IRQZ ピンはこれらのフォルトで Low にアサートされます。フォルト・ステータスは、ラッチされたフォルト・レジスタでも監視することができます。ダイの過熱と Class-D 過電流エラーは、どちらもラッチされます (たとえば、ハードウェアまたはソフトウェアのシャットダウン・シーケンスが適用されるまで、デバイスはソフトウェア・シャットダウンに移行します)。また、これらは所定の時間経過後に自動で再試行するようにプログラムすることが可能です。この動作を構成するには、OTE_RETRY、OCE_RETRY レジスタ・ビットを使用します (それぞれ、過熱用と過電流用)。ラッチ・モードでも、Class-D は再試行時間 (1.5s) が経過するまで、過熱や過電流エラーの後の再試行は行いません。この機能により、デバイスの損傷を引き起こす、デバイスへのストレスが急速に繰り返し与えられることを防ぎます。デバイスでハードウェアまたはソフトウェア・シャットダウンのサイクルが実行される場合、再試行時間が経過した後にのみ動作を開始します。デフォルトでは、再試行機能はすべて無効になっています。ソフトウェア・シャットダウンを終了してアクティブ・モードになっていると (010b～000b の MODE[2:0] ビットなど)、PVDD 低電圧が検出された場合、デバイスはソフトウェア・シャットダウン・モードに戻り、割り込み (IL_PUVLO) のフラグが立ちます。このフォルトを終了するには、ユーザーは割り込みをクリアし、再びアクティブ・モードに移行しようとする前に、MODE[2:0] ビットを使用してデバイスをソフトウェア・シャットダウンにプログラムする必要があります。内部 VBAT1S LDO 低電圧が検出され、IL_LDO_UV 割り込みのフラグが立った場合、PWR_MODE2 でも同様の状況が発生する可能性があります。ステータス・レジスタ (ステータス・マスク・レジスタ経由で有効になっている場合は、IRQZ ピンも同様) も、以下のようなリミッタ動作を通知します。リミッタがアクティブになっている場合、PVDD が変曲点を下回った場合、減衰が最大になった場合、リミッタが無限保持状態の場合、リミッタがオーディオをミュートにしている場合などです。このような状況では、デバイスが PWR_MODE2 で動作している場合、VBAT1S ピンには内部 LDO から供給されます。保護回路はこのブロックを監視し、低電圧、過電圧、または LDO が過負荷の場合にフォルトを生成します。これらのフォルトのいずれかが発生すると、デバイスはソフトウェア・シャットダウン・モードに移行します。IRQZ ピンはオープン・ドレイン出力で、マスクなしのフォルト発生中は Low にアサートされます。そのため、IOVDD への抵抗でプルアップする必要があります。内部プルアップ抵抗が実装されており、IRQZ_PU レジスタ・ビットを High にセットすることで、アクセス可能になります (ピンに接続される)。IRQZ の割り込み構成を設定するには、IRQZ_PIN_CFG[1:0] レジスタ・ビットを使用します。IRQZ_POL レジスタ・ビットは割り込み極性を設定します。INT_LTCH_CLR レジスタ・ビットを使用すると、すべての割り込みラッチのレジスタ・ビットをクリアすることができます。ライブ・フラグ・レジスタは、デバイスがアクティブ・モードで動作中にのみアクティブになります。デバイスが I2C コマンドか、以下のいずれかのフォルト条件を満たしたことによってシャットダウンされると、ライブ・フラグはリセットされます。ラッチされたフラグはこの条件ではリセットされないため、ユーザーはステータスを読み取ることができます。2 フォルト割り込みマスク 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 ノイズ・ゲートがアクティブ IL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 フォルト割り込みマスク 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 ノイズ・ゲートがアクティブ IL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 割り込み ライブ・レジスタ・ビット ラッチ・レジスタ・ビット マスク・レジスタ・ビット デフォルト (1 = マスク) 割り込みライブ・レジスタ・ビットラッチ・レジスタ・ビットマスク・レジスタ・ビットデフォルト (1 = マスク) 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 ノイズ・ゲートがアクティブ IL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 105℃以上の温度 IL_TO105 IR_TO105 IM_TO105 1 105℃以上の温度IL_TO105IR_TO105IM_TO1051 115℃以上の温度 IL_TO115 IR_TO115 IM_TO115 1 115℃以上の温度IL_TO115IR_TO115IM_TO1151 125℃以上の温度 IL_TO125 IR_TO125 IM_TO125 1 125℃以上の温度IL_TO125IR_TO125IM_TO1251 135℃以上の温度 IL_TO135 IR_TO135 IM_TO135 1 135℃以上の温度IL_TO135IR_TO135IM_TO1351 過熱エラー デバイスはシャットダウン中 IR_OT IM_OT 0 過熱エラーデバイスはシャットダウン中IR_OTIM_OT0 過電流エラー デバイスはシャットダウン中 IR_OC IM_OC 0 過電流エラーデバイスはシャットダウン中IR_OCIM_OC0 TDM クロック・エラー デバイスはシャットダウン中 IR_TDMCE IM_TDMCE 1 TDM クロック・エラーデバイスはシャットダウン中IR_TDMCEIM_TDMCE1 TDM クロック・エラー：SBCLK 比または FS レートが無効 IR_TDMCEIR TDM クロック・エラー：SBCLK 比または FS レートが無効IR_TDMCEIR TDM クロック・エラー：FS はオンザフライで変更 IR_TDNCEFC TDM クロック・エラー：FS はオンザフライで変更IR_TDNCEFC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更 IR_TDMCERC TDM クロック・エラー：SBCLK の FS 比率はオンザフライで変更IR_TDMCERC BOP がアクティブ IL_BOPA IR_BOPA IM_BOPA 0 BOP がアクティブIL_BOPAIR_BOPAIM_BOPA0 BOP レベル 0 がアクティブ IL_BOPL0A IR_BOPL0A IM_BOPL0A 0 BOP レベル 0 がアクティブIL_BOPL0AIR_BOPL0AIM_BOPL0A0 BOP レベル 1 がアクティブ IL_BOPL1A IR_BOPL1A IM_BOPL1A 0 BOP レベル 1 がアクティブIL_BOPL1AIR_BOPL1AIM_BOPL1A0 BOP レベル 2 がアクティブ IL_BOPL2A IR_BOPL2A IM_BOPL2A 0 BOP レベル 2 がアクティブIL_BOPL2AIR_BOPL2AIM_BOPL2A0 BOP レベル 3 がアクティブ IL_BOPL3A IR_BOPL3A IM_BOPL3A 0 BOP レベル 3 がアクティブIL_BOPL3AIR_BOPL3AIM_BOPL3A0 BOP 無限ホールド IL_BOPIH IR_BOPIH IM_BOPIH 1 BOP 無限ホールドIL_BOPIHIR_BOPIHIM_BOPIH1 BOP ミュート IL_BOPM IR_BOPM IM_BOPM 1 BOP ミュートIL_BOPMIR_BOPMIM_BOPM1 PVDD がリミッタの変曲点を下回る IL_PBIP IR_PBIP IM_PBIP 1 PVDD がリミッタの変曲点を下回るIL_PBIPIR_PBIPIM_PBIP1 リミッタがアクティブ IL_LIMA IR_LIMA IM_LIMA 1 リミッタがアクティブIL_LIMAIR_LIMAIM_LIMA1 リミッタの最大減衰 IL_LIMMA IR_LIMMA IM_LIMMA 1 リミッタの最大減衰IL_LIMMAIR_LIMMAIM_LIMMA1 PVDD UVLO デバイスはシャットダウン中 IR_PUVLO IM_PUVLO 0 PVDD UVLOデバイスはシャットダウン中IR_PUVLOIM_PUVLO0 VBAT1S UVLO デバイスはシャットダウン中 IR_VBAT1S_UVLO IM_VBAT1S_UVLO 0 VBAT1S UVLOデバイスはシャットダウン中IR_VBAT1S_UVLOIM_VBAT1S_UVLO0 OTP CRC エラー デバイスはシャットダウン中 IR_OTPCRC OTP CRC エラーデバイスはシャットダウン中IR_OTPCRC VBAT ゲイン・リミッタ IL_VBATLIM IR_VBATLIM IM_VBATLIM 1 VBAT ゲイン・リミッタIL_VBATLIMIR_VBATLIMIM_VBATLIM1 負荷診断完了 IR_LDC IM_LDC 1 負荷診断完了IR_LDCIM_LDC1 負荷診断モード・フォルト IR_LDMODE[1:0] IM_LDMODE[1:0] 11 負荷診断モード・フォルトIR_LDMODE[1:0]IM_LDMODE[1:0]11 内部 PLL クロック・エラー デバイスはシャットダウン中 IR_PLL_CLK IM_PLL_CLK 1 内部 PLL クロック・エラーデバイスはシャットダウン中IR_PLL_CLKIM_PLL_CLK1 ノイズ・ゲートがアクティブ IL_NGA ノイズ・ゲートがアクティブIL_NGA PVDD-VBAT1S がスレッショルド未満 IL_PVBT IR_PVBT IM_PVBT 0 PVDD-VBAT1S がスレッショルド未満IL_PVBTIR_PVBTIM_PVBT0 内部 VBAT1S LDO が過電圧 デバイスはシャットダウン中 IR_LDO_OV IM_LDO_OV 1 内部 VBAT1S LDO が過電圧デバイスはシャットダウン中IR_LDO_OVIM_LDO_OV1 内部 VBAT1S LDO が低電圧 デバイスはシャットダウン中 IR_LDO_UV IM_LDO_UV 0 内部 VBAT1S LDO が低電圧デバイスはシャットダウン中IR_LDO_UVIM_LDO_UV0 内部 VBAT1S LDO が過負荷 デバイスはシャットダウン中 IR_LDO_OL IM_LDO_OL 1 内部 VBAT1S LDO が過負荷デバイスはシャットダウン中IR_LDO_OLIM_LDO_OL1 熱検出スレッショルド 2 デバイスはシャットダウン中 IR_TDTH2 IM_TDTH2 0 熱検出スレッショルド 2デバイスはシャットダウン中IR_TDTH2IM_TDTH20 熱検出スレッショルド 1 IL_TDTH1 IR_TDTH1 IM_TDTH1 0 熱検出スレッショルド 1IL_TDTH1IR_TDTH1IM_TDTH10 TDM 上のフォルトとステータス STATUS_TX レジスタ・ビットが High にセットされている場合、フォルト情報とデバイス動作情報を TDM バス経由で送信することができます。TDM バスのスロットの位置は、STATUS_SLOT[5:0] レジスタ・ビットを使用して構成することが可能です。 TDM 情報ビット TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 過渡シャットダウン・フェーズ中にのみ読み取り可能です。シャットダウン後、TDM ビットは使用できません。 TDM 上のフォルトとステータス STATUS_TX レジスタ・ビットが High にセットされている場合、フォルト情報とデバイス動作情報を TDM バス経由で送信することができます。TDM バスのスロットの位置は、STATUS_SLOT[5:0] レジスタ・ビットを使用して構成することが可能です。 TDM 情報ビット TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 過渡シャットダウン・フェーズ中にのみ読み取り可能です。シャットダウン後、TDM ビットは使用できません。 STATUS_TX レジスタ・ビットが High にセットされている場合、フォルト情報とデバイス動作情報を TDM バス経由で送信することができます。TDM バスのスロットの位置は、STATUS_SLOT[5:0] レジスタ・ビットを使用して構成することが可能です。 TDM 情報ビット TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 過渡シャットダウン・フェーズ中にのみ読み取り可能です。シャットダウン後、TDM ビットは使用できません。 STATUS_TX レジスタ・ビットが High にセットされている場合、フォルト情報とデバイス動作情報を TDM バス経由で送信することができます。TDM バスのスロットの位置は、STATUS_SLOT[5:0] レジスタ・ビットを使用して構成することが可能です。 TDM 情報ビット TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 TDM 情報ビット TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 TDM_STATUS[7:0] ビット ビット情報 0 値 1 値 TDM_STATUS[7:0] ビットビット情報0 値1 値 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 0 電源オン状態 電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 電源オン 0 0電源オン状態電源オフ#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 #GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13電源オン 1 Y ブリッジ PVDD アクティブ VBAT1S アクティブ 1 1Y ブリッジ PVDD アクティブPVDD VBAT1S アクティブVBAT1S 2 ノイズゲート・ステータス 通常動作 ノイズ・ゲートがアクティブ 2 2ノイズゲート・ステータス通常動作ノイズ・ゲートがアクティブ 3 リミッタ・アクティブ リミッタまたは ICLA attn が適用されない リミッタまたは ICLA attn が適用される 3 3リミッタ・アクティブリミッタまたは ICLA attn が適用されないリミッタまたは ICLA attn が適用される 4 BOP アクティブ BOP attn が適用されない BOP attn が適用される 4 4BOP アクティブBOP attn が適用されないBOP attn が適用される 5 過熱エラー 過熱なし 過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 5 5過熱エラー過熱なし過熱を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 #GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 過電流エラー 過電流なし 過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 6 6過電流エラー過電流なし過電流を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 #GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 PVDD のステータス PVDD UVLO なし PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 7 7 PVDD のステータスPVDD PVDD UVLO なしPVDD PVDD UVLO を検出#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 PVDD#GUID-D34D1C01-F739-4F5E-A726-42EEFADF41D4/T5333338-13 過渡シャットダウン・フェーズ中にのみ読み取り可能です。シャットダウン後、TDM ビットは使用できません。 過渡シャットダウン・フェーズ中にのみ読み取り可能です。シャットダウン後、TDM ビットは使用できません。 温度の警告 TAS2780 はダイ温度を監視し、温度が 105℃、115℃、125℃、135℃を上回ると警告を出します。 警告はレジスタ 0x47 からライブで読み取るか、またはレジスタ 0x4F、ページ 0x00 にラッチされます。 温度の警告 TAS2780 はダイ温度を監視し、温度が 105℃、115℃、125℃、135℃を上回ると警告を出します。 警告はレジスタ 0x47 からライブで読み取るか、またはレジスタ 0x4F、ページ 0x00 にラッチされます。 TAS2780 はダイ温度を監視し、温度が 105℃、115℃、125℃、135℃を上回ると警告を出します。 警告はレジスタ 0x47 からライブで読み取るか、またはレジスタ 0x4F、ページ 0x00 にラッチされます。 TAS2780 はダイ温度を監視し、温度が 105℃、115℃、125℃、135℃を上回ると警告を出します。TAS2780警告はレジスタ 0x47 からライブで読み取るか、またはレジスタ 0x4F、ページ 0x00 にラッチされます。 電源シーケンス要件 SDZ ピンが Low に保持されている限り、ランプアップまたはランプダウンのレートの順序についての電源シーケンス要件はありません。 電源シーケンス要件 SDZ ピンが Low に保持されている限り、ランプアップまたはランプダウンのレートの順序についての電源シーケンス要件はありません。 SDZ ピンが Low に保持されている限り、ランプアップまたはランプダウンのレートの順序についての電源シーケンス要件はありません。 SDZ ピンが Low に保持されている限り、ランプアップまたはランプダウンのレートの順序についての電源シーケンス要件はありません。 デジタル入力プルダウン I2S/TDM インターフェイス・ピンと ICC ピンにはオプションで弱いプルダウン抵抗があり、ピンがオープンになることを防止します。プルダウンのイネーブル / ディセーブルにはレジスタ・ビット DIN_PD[4:0] を使用します。ハードウェアのシャットダウン中はプルダウンはイネーブルになりません。 デジタル入力プルダウン I2S/TDM インターフェイス・ピンと ICC ピンにはオプションで弱いプルダウン抵抗があり、ピンがオープンになることを防止します。プルダウンのイネーブル / ディセーブルにはレジスタ・ビット DIN_PD[4:0] を使用します。ハードウェアのシャットダウン中はプルダウンはイネーブルになりません。 I2S/TDM インターフェイス・ピンと ICC ピンにはオプションで弱いプルダウン抵抗があり、ピンがオープンになることを防止します。プルダウンのイネーブル / ディセーブルにはレジスタ・ビット DIN_PD[4:0] を使用します。ハードウェアのシャットダウン中はプルダウンはイネーブルになりません。 I2S/TDM インターフェイス・ピンと ICC ピンにはオプションで弱いプルダウン抵抗があり、ピンがオープンになることを防止します。プルダウンのイネーブル / ディセーブルにはレジスタ・ビット DIN_PD[4:0] を使用します。ハードウェアのシャットダウン中はプルダウンはイネーブルになりません。2 レジスタ・マップ レジスタ・サマリ表 ページ=0x00 アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック レジスタのサマリ表 ページ=0x01 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 レジスタ・サマリ表 ページ=0x04 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 レジスタ・サマリ表 ページ=0xFD アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 注と凡例 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値 PAGE (ページ=0x00 アドレス=0x00) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 SW_RESET (ページ=0x00 アドレス=0x01) [リセット=00h] ビット フィールド タイプ リセット 説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする MODE_CTRL (ページ=0x00 アドレス=0x02) [リセット=1Ah] ビット フィールド タイプ リセット 説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み CHNL_0 (ページ = 0x00 アドレス = 0x03) [リセット = 28h] ビット フィールド タイプ リセット 説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み DC_BLK0 (ページ = 0x00 アドレス = 0x04) [リセット = 21h] ビット フィールド タイプ リセット 説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください DC_BLK1 (ページ = 0x00 アドレス = 0x05) [リセット = 41h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください MISC_CFG1 (ページ=0x00 アドレス=0x06) [リセット=00h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い MISC_CFG2 (ページ=0x00 アドレス=0x07) [リセット=20h] ビット フィールド タイプ リセット 説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 TDM_CFG0 (ページ=0x00 アドレス=0x08) [リセット=09h] ビット フィールド タイプ リセット 説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low TDM_CFG1 (ページ=0x00 アドレス=0x09) [リセット=02h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG2 (ページ=0x00 アドレス=0x0A) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み LIM_MAX_ATTN (ページ=0x00 アドレス=0x0B) [リセット=80h] ビット フィールド タイプ リセット 説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み TDM_CFG3 (ページ=0x00 アドレス=0x0C) [リセット=10h] ビット フィールド タイプ リセット 説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 TDM_CFG4 (ページ=0x00 アドレス=0x0D) [リセット=13h] ビット フィールド タイプ リセット 説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG5 (ページ=0x00 アドレス=0x0E) [リセット=42h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット TDM_CFG6 (ページ=0x00 アドレス=0x0F) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット TDM_CFG7 (ページ=0x00 アドレス=0x10) [リセット=04h] ビット フィールド タイプ リセット 説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット TDM_CFG8 (ページ=0x00 アドレス=0x11) [リセット=05h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット TDM_CFG9 (ページ=0x00 アドレス=0x12) [リセット=06h] ビット フィールド タイプ リセット 説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット TDM_CFG10 (ページ=0x00 アドレス=0x13) [リセット=08h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 TDM_CFG11 (ページ=0x00 アドレス=0x14) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット ICC_CNFG2 (ページ=0x00 アドレス=0x15) [リセット=00h] ビット フィールド タイプ リセット 説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み TDM_CFG12 (ページ=0x00 アドレス=0x16) [リセット=12h] ビット フィールド タイプ リセット 説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット ICLA_CFG0 (ページ=0x00 アドレス=0x17) [リセット=0Ch] ビット フィールド タイプ リセット 説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル ICLA_CFG1 (ページ=0x00 アドレス=0x18) [リセット=00h] ビット フィールド タイプ リセット 説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル DG_0 (ページ = 0x00 アドレス = 0x19) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み DVC (ページ=0x00 アドレス=0x1A) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート LIM_CFG0 (ページ=0x00 アドレス=0x1B) [リセット=62h] ビット フィールド タイプ リセット 説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル LIM_CFG1 (ページ=0x00 アドレス=0x1C) [リセット=32h] ビット フィールド タイプ リセット 説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms BOP_CFG0 (ページ = 0x00 アドレス = 0x1D) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル BOP_CFG1 (ページ = 0x00 アドレス = 0x1E) [リセット = 32h] ビット フィールド タイプ リセット 説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル BOP_CFG2 (ページ = 0x00 アドレス = 0x1F) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG3 (ページ = 0x00 アドレス = 0x20) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG4 (ページ = 0x00 アドレス = 0x21) [リセット = 2Ch] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG5 (ページ = 0x00 アドレス = 0x22) [リセット = 4Ch] ビット フィールド タイプ リセット 説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG6 (ページ = 0x00 アドレス = 0x23) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み BOP_CFG7 (ページ = 0x00 アドレス = 0x24) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG8 (ページ = 0x00 アドレス = 0x25) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG9 (ページ = 0x00 アドレス = 0x26) [リセット = 32h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG10 (ページ = 0x00 アドレス = 0x27) [リセット = 46h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG11 (ページ = 0x00 アドレス = 0x28) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み BOP_CFG12 (ページ = 0x00 アドレス = 0x29) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG13 (ページ = 0x00 アドレス = 0x2A) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG14 (ページ = 0x00 アドレス = 0x2B) [リセット = 38h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG15 (ページ = 0x00 アドレス = 0x2C) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG17 (ページ = 0x00 アドレス = 0x2D) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み BOP_CFG18 (ページ = 0x00 アドレス = 0x2E) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG19 (ページ = 0x00 アドレス = 0x2F) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG20 (ページ = 0x00 アドレス = 0x30) [リセット = 3Eh] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG21 (ページ = 0x00 アドレス = 0x31) [リセット = 37h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG22 (ページ = 0x00 アドレス = 0x32) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 BOP_CFG23 (ページ = 0x00 アドレス = 0x33) [リセット = FFh] ビット フィールド タイプ リセット 説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 BOP_CFG24 (ページ = 0x00 アドレス = 0x34) [リセット = E6h] ビット フィールド タイプ リセット 説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み NG_CFG0 (ページ=0x00 アドレス=0x35) [リセット=BDh] ビット フィールド タイプ リセット 説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み NG_CFG1 (ページ=0x00 アドレス=0x36) [リセット=ADh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms LVS_CFG0 (ページ=0x00 アドレス=0x37) [リセット=A8h] ビット フィールド タイプ リセット 説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS DIN_PD (ページ = 0x00 アドレス = 0x38) [リセット = 03h] ビット フィールド タイプ リセット 説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み INT_MASK0 (ページ=0x00 アドレス=0x3B) [リセット=FCh] ビット フィールド タイプ リセット 説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり INT_MASK1 (ページ=0x00 アドレス=0x3C) [リセット=BFh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり INT_MASK4 (ページ=0x00 アドレス=0x3D) [リセット=DFh] ビット フィールド タイプ リセット 説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み INT_MASK2 (ページ=0x00 アドレス=0x40) [リセット=F6h] ビット フィールド タイプ リセット 説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり INT_MASK3 (ページ=0x00 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり INT_LIVE0 (ページ=0x00 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE1 (ページ=0x00 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり INT_LIVE1_0 (ページ=0x00 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み INT_LIVE2 (ページ=0x00 アドレス=0x47) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE3 (ページ=0x00 アドレス=0x48) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり INT_LTCH0 (ページ=0x00 アドレス=0x49) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり INT_LTCH1 (ページ=0x00 アドレス=0x4A) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり INT_LTCH1_0 (ページ=0x00 アドレス=0x4B) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み INT_LTCH2 (ページ=0x00 アドレス=0x4F) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり INT_LTCH3 (ページ=0x00 アドレス=0x50) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり INT_LTCH4 (ページ=0x00 アドレス=0x51) [リセット=00h] ビット フィールド タイプ リセット 説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される VBAT_MSB (ページ=0x00 アドレス=0x52) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 VBAT_LSB (ページ=0x00 アドレス=0x53) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み PVDD_MSB (ページ=0x00 アドレス=0x54) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 PVDD_LSB (ページ=0x00 アドレス=0x55) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み TEMP (ページ=0x00 アドレス=0x56) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 INT_CLK_CFG (ページ=0x00 アドレス=0x5C) [リセット=19h] ビット フィールド タイプ リセット 説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms MISC_CFG3 (ページ=0x00 アドレス=0x5D) [リセット=80h] ビット フィールド タイプ リセット 説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み CLOCK_CFG (ページ = 0x00 アドレス = 0x60) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み IDLE_IND (ページ=0x00 アドレス=0x63) [リセット=48] ビット フィールド タイプ リセット 説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み SAR_SAMP (ページ=0x00 アドレス=0x64) [リセット=84h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み MISC_CFG4 (ページ=0x00 アドレス=0x65) [リセット=08] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み IDLE_CFG (ページ=0x00 アドレス=0x67) [リセット=00h] ビット フィールド タイプ リセット 説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms CLK_CFG (ページ = 0x00 アドレス = 0x68) [リセット = 7Fh] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 LV_EN_CFG (ページ=0x00 アドレス=0x6A) [リセット=12h] ビット フィールド タイプ リセット 説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V NG_CFG2 (ページ=0x00 アドレス=0x6B) [リセット=43h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み NG_CFG3 (ページ=0x00 アドレス=0x6C) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG4 (ページ=0x00 アドレス=0x6D) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG5 (ページ=0x00 アドレス=0x6E) [リセット=1Ah] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG6 (ページ=0x00 アドレス=0x6F) [リセット=00h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) NG_CFG7 (ページ=0x00 アドレス=0x70) [リセット=96h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 例： NGFR_HYST[15:0] は、最後の 3 ビット (000) が破棄された 19 ビット処理の結果です 50ms と 48ksps の場合の式は以下のとおりです。 dec2bin[50*48,19]=dec2bin[2400,19]=0000000100101100000 結果：レジスタ 0x6F で 01h、レジスタ 0x70 で 2Ch。 PVDD_UVLO (ページ=0x00 アドレス=0x71) [リセット=02h] Y ブリッジを使用する場合 (PWR_MODE1 など)、PVDD UVLO スレッショルドを VBAT1S レベルより 2.5V 高く設定する必要があります。 ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V DMD (ページ = 0x00 アドレス = 0x73) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み I2C_CKSUM (ページ=0x00 アドレス=0x7E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 BOOK (ページ = 0x00 アドレス = 0x7F) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 INIT_0 (ページ=0x01 アドレス=0x17) [リセット=D0h] ビット フィールド タイプ リセット 説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み LSR (ページ=0x01 アドレス=0x19) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み INIT_1 (ページ=0x01 アドレス=0x21) [リセット=08h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み INIT_2 (ページ=0x01 アドレス=0x35) [リセット=75h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 INT_LDO (ページ=0x01 アドレス=0x36) [リセット=08h] ビット フィールド タイプ リセット 説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み SDOUT_HIZ_1 (ページ=0x01 アドレス=0x3D) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_2 (ページ=0x01 アドレス=0x3E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_3 (ページ=0x01 アドレス=0x3F) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_4 (ページ=0x01 アドレス=0x40) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_5 (ページ=0x01 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_6 (ページ=0x01 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_7 (ページ=0x01 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_8 (ページ=0x01 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_9 (ページ=0x01 アドレス=0x45) [リセット=00h] ビット フィールド タイプ リセット 説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み TG_EN (ページ=0x01 アドレス=0x47) [リセット=AB] ビット フィールド タイプ リセット 説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル EDGE_CTRL (ページ=0x01 アドレス=0x4C) [リセット=00h] B エッジ・レート・レジスタの説明を明確化。 yes ビット フィールド タイプ リセット 説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み DG_DC_VAL1 (ページ = 0x04 アドレス = 0x08) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DG_DC_VAL2 (ページ = 0x04 アドレス = 0x09) [リセット = 26h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DG_DC_VAL3 (ページ = 0x04 アドレス = 0x0A) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_DG_VAL4 (ページ = 0x04 アドレス = 0x0B) [リセット = 00h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} LIM_TH_MAX1 (ページ=0x04 アドレス=0x0C) [リセット=68h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX2 (ページ=0x04 アドレス=0x0D) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX3 (ページ=0x04 アドレス=0x0E) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX4 (ページ=0x04 アドレス=0x0F) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MIN1 (ページ=0x04 アドレス=0x10) [リセット=28h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN2 (ページ=0x04 アドレス=0x11) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN3 (ページ=0x04 アドレス=0x12) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN4 (ページ=0x04 アドレス=0x13) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_INF_PT1 (ページ=0x04 アドレス=0x14) [リセット=56h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT2 (ページ=0x04 アドレス=0x15) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT3 (ページ=0x04 アドレス=0x16) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT4 (ページ=0x04 アドレス=0x17) [リセット=00h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_SLOPE1 (ページ=0x04 アドレス=0x18) [リセット=10h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE2 (ページ=0x04 アドレス=0x19) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE3 (ページ=0x04 アドレス=0x1A) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE4 (ページ=0x04 アドレス=0x1B) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} TF_HLD1 (ページ=0x04 アドレス=0x1C) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD2 (ページ=0x04 アドレス=0x1D) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD3 (ページ=0x04 アドレス=0x1E) [リセット=64h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] TF_HLD4 (ページ=0x04 アドレス=0x1F) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_RLS1 (ページ=0x04 アドレス=0x20) [リセット=40h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS2 (ページ=0x04 アドレス=0x21) [リセット=BDh] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS3 (ページ=0x04 アドレス=0x22) [リセット=B8h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS4 (ページ=0x04 アドレス=0x23) [リセット=00h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_SLOPE1 (ページ=0x04 アドレス=0x24) [リセット=04h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE2 (ページ=0x04 アドレス=0x25) [リセット=08h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE3 (ページ=0x04 アドレス=0x26) [リセット=89h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE4 (ページ=0x04 アドレス=0x27) [リセット=00h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_TEMP_TH1 (ページ=0x04 アドレス=0x28) [リセット=39h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH2 (ページ=0x04 アドレス=0x29) [リセット=80h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH3 (ページ=0x04 アドレス=0x2A) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH4 (ページ=0x04 アドレス=0x2B) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} TF_MAX_ATTN1 (ページ=0x04 アドレス=0x2C) [リセット=2Dh] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN2 (ページ=0x04 アドレス=0x2D) [リセット=6Ah] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN3 (ページ=0x04 アドレス=0x2E) [リセット=86h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN4 (ページ=0x04 アドレス=0x2F) [リセット=00h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} LD_CFG0 (ページ=0x04 アドレス=0x40) [リセット=03h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG1 (ページ=0x04 アドレス=0x41) [リセット=20h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG2 (ページ=0x04 アドレス=0x42) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG3 (ページ=0x04 アドレス=0x43) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG4 (ページ=0x04 アドレス=0x44) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG5 (ページ=0x04 アドレス=0x45) [リセット=20h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG6 (ページ=0x04 アドレス=0x46) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG7 (ページ=0x04 アドレス=0x47) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} CLD_EFF_1 (ページ = 0x04 アドレス = 0x48) [リセット = 6Ch] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] CLD_EFF_2 (ページ = 0x04 アドレス = 0x49) [リセット = CCh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] CLD_EFF_3 (ページ = 0x04 アドレス = 0x4A) [リセット = CDh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] CLD_EFF_4 (ページ = 0x04 アドレス = 0x4B) [リセット = 00h] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] LDG_RES1 (ページ=0x04 アドレス=0x4C) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES2 (ページ=0x04 アドレス=0x4D) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES3 (ページ=0x04 アドレス=0x4E) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES4 (ページ=0x04 アドレス=0x4F) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。この最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する INIT_3 (ページ=0xFD アドレス=0x3E) [リセット=45h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 レジスタ・マップ レジスタ・サマリ表 ページ=0x00 アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック レジスタ・サマリ表 ページ=0x00 アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック アドレス レジスタ 説明 セクション 0x00 PAGE デバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x1A DVC デジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x34 BOP_CFG24 BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x53 VBAT_LSB SAR VBAT1S 1 0x54 PVDD_MSB SAR PVDD 0 0x55 PVDD_LSB SAR PVDD 1 0x56 TEMP SAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x60 CLOCK_CFG クロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7F BOOK デバイスのブック アドレス レジスタ 説明 セクション アドレスレジスタ説明セクション 0x00 PAGE デバイスのページ 0x00PAGEデバイスのページ 0x01 SW_RESET ソフトウェア・リセット 0x01SW_RESETソフトウェア・リセット 0x02 MODE_CTRL デバイスの動作モード 0x02MODE_CTRLデバイスの動作モード 0x03 CHNL_0 Y ブリッジとチャネルの設定 0x03CHNL_0Y ブリッジとチャネルの設定 0x04 DC_BLK0 SAR フィルタと DC パス・ブロッカ 0x04DC_BLK0SAR フィルタと DC パス・ブロッカ 0x05 DC_BLK1 レコード DC ブロッカ 0x05DC_BLK1レコード DC ブロッカ 0x06 MISC_CFG1 その他の構成 1 0x06MISC_CFG1その他の構成 1 0x07 MISC_CFG2 その他の構成 2 0x07MISC_CFG2その他の構成 2 0x08 TDM_CFG0 TDM 構成 0 0x08TDM_CFG0TDM 構成 0 0x09 TDM_CFG1 TDM 構成 1 0x09TDM_CFG1TDM 構成 1 0x0A TDM_CFG2 TDM 構成 2 0x0ATDM_CFG2TDM 構成 2 0x0B LIM_MAX_ATTN リミッタ 0x0BLIM_MAX_ATTNリミッタ 0x0C TDM_CFG3 TDM 構成 3 0x0CTDM_CFG3TDM 構成 3 0x0D TDM_CFG4 TDM 構成 4 0x0DTDM_CFG4TDM 構成 4 0x0E TDM_CFG5 TDM 構成 5 0x0ETDM_CFG5TDM 構成 5 0x0F TDM_CFG6 TDM 構成 6 0x0FTDM_CFG6TDM 構成 6 0x10 TDM_CFG7 TDM 構成 7 0x10TDM_CFG7TDM 構成 7 0x11 TDM_CFG8 TDM 構成 8 0x11TDM_CFG8TDM 構成 8 0x12 TDM_CFG9 TDM 構成 9 0x12TDM_CFG9TDM 構成 9 0x13 TDM_CFG10 TDM 構成 10 0x13TDM_CFG10TDM 構成 10 0x14 TDM_CFG11 TDM 構成 11 0x14TDM_CFG11TDM 構成 11 0x15 ICC_CNFG2 ICC モード 0x15ICC_CNFG2ICC モード 0x16 TDM_CFG12 TDM 構成 12 0x16TDM_CFG12TDM 構成 12 0x17 ICLA_CFG0 チップ間リミッタ・アライメント 0 0x17ICLA_CFG0チップ間リミッタ・アライメント 0 0x18 ICLA_CFG1 チップ間ゲイン・アライメント 1 0x18ICLA_CFG1チップ間ゲイン・アライメント 1 0x19 DG_0 診断信号 0x19DG_0診断信号 0x1A DVC デジタル・ボリューム制御 0x1ADVCデジタル・ボリューム制御 0x1B LIM_CFG0 リミッタ構成 0 0x1BLIM_CFG0リミッタ構成 0 0x1C LIM_CFG1 リミッタ構成 1 0x1CLIM_CFG1リミッタ構成 1 0x1D BOP_CFG0 ブラウンアウト防止 0 0x1DBOP_CFG0ブラウンアウト防止 0 0x1E BOP_CFG1 ブラウンアウト防止 1 0x1EBOP_CFG1ブラウンアウト防止 1 0x1F BOP_CFG2 ブラウンアウト防止 2 0x1FBOP_CFG2ブラウンアウト防止 2 0x20 BOP_CFG3 ブラウンアウト防止 3 0x20BOP_CFG3ブラウンアウト防止 3 0x21 BOP_CFG4 ブラウンアウト防止 4 0x21BOP_CFG4ブラウンアウト防止 4 0x22 BOP_CFG5 BOP 構成 5 0x22BOP_CFG5BOP 構成 5 0x23 BOP_CFG6 ブラウンアウト防止 6 0x23BOP_CFG6ブラウンアウト防止 6 0x24 BOP_CFG7 ブラウンアウト防止 7 0x24BOP_CFG7ブラウンアウト防止 7 0x25 BOP_CFG8 ブラウンアウト防止 8 0x25BOP_CFG8ブラウンアウト防止 8 0x26 BOP_CFG9 ブラウンアウト防止 9 0x26BOP_CFG9ブラウンアウト防止 9 0x27 BOP_CFG10 BOP 構成 10 0x27BOP_CFG10BOP 構成 10 0x28 BOP_CFG11 ブラウンアウト防止 11 0x28BOP_CFG11ブラウンアウト防止 11 0x29 BOP_CFG12 ブラウンアウト防止 12 0x29BOP_CFG12ブラウンアウト防止 12 0x2A BOP_CFG13 ブラウンアウト防止 13 0x2ABOP_CFG13ブラウンアウト防止 13 0x2B BOP_CFG14 ブラウンアウト防止 14 0x2BBOP_CFG14ブラウンアウト防止 14 0x2C BOP_CFG15 BOP 構成 15 0x2CBOP_CFG15BOP 構成 15 0x2D BOP_CFG17 ブラウンアウト防止 17 0x2DBOP_CFG17ブラウンアウト防止 17 0x2E BOP_CFG18 ブラウンアウト防止 18 0x2EBOP_CFG18ブラウンアウト防止 18 0x2F BOP_CFG19 ブラウンアウト防止 19 0x2FBOP_CFG19ブラウンアウト防止 19 0x30 BOP_CFG20 ブラウンアウト防止 20 0x30BOP_CFG20ブラウンアウト防止 20 0x31 BOP_CFG21 BOP 構成 21 0x31BOP_CFG21BOP 構成 21 0x32 BOP_CFG22 ブラウンアウト防止 22 0x32BOP_CFG22ブラウンアウト防止 22 0x33 BOP_CFG23 PVDD の最小測定値 0x33BOP_CFG23 PVDD の最小測定値PVDD 0x34 BOP_CFG24 BOP の最小アタック・レート 0x34BOP_CFG24BOP の最小アタック・レート 0x35 NG_CFG0 ノイズ・ゲート 0 0x35NG_CFG0ノイズ・ゲート 0 0x36 NG_CFG1 ノイズ・ゲート 1 0x36NG_CFG1ノイズ・ゲート 1 0x37 LVS_CFG0 低電圧信号伝達 0x37LVS_CFG0低電圧信号伝達 0x38 DIN_PD デジタル入力ピンのプルダウン 0x38DIN_PDデジタル入力ピンのプルダウン 0x3B INT_MASK0 割り込みマスク 0 0x3BINT_MASK0割り込みマスク 0 0x3C INT_MASK1 割り込みマスク 1 0x3CINT_MASK1割り込みマスク 1 0x3D INT_MASK4 割り込みマスク 4 0x3DINT_MASK4割り込みマスク 4 0x40 INT_MASK2 割り込みマスク 2 0x40INT_MASK2割り込みマスク 2 0x41 INT_MASK3 割り込みマスク 3 0x41INT_MASK3割り込みマスク 3 0x42 INT_LIVE0 ライブ割り込み読み戻し 0 0x42INT_LIVE0ライブ割り込み読み戻し 0 0x43 INT_LIVE1 ライブ割り込み読み戻し 1 0x43INT_LIVE1ライブ割り込み読み戻し 1 0x44 INT_LIVE1_0 ライブ割り込み読み戻し 1_0 0x44INT_LIVE1_0ライブ割り込み読み戻し 1_0 0x47 INT_LIVE2 ライブ割り込み読み戻し 2 0x47INT_LIVE2ライブ割り込み読み戻し 2 0x48 INT_LIVE3 ライブ割り込み読み戻し 3 0x48INT_LIVE3ライブ割り込み読み戻し 3 0x49 INT_LTCH0 ラッチ割り込み読み戻し 0 0x49INT_LTCH0ラッチ割り込み読み戻し 0 0x4A INT_LTCH1 ラッチ割り込み読み戻し 1 0x4AINT_LTCH1ラッチ割り込み読み戻し 1 0x4B INT_LTCH1_0 ラッチ割り込み読み戻し 1_0 0x4BINT_LTCH1_0ラッチ割り込み読み戻し 1_0 0x4F INT_LTCH2 ラッチ割り込み読み戻し 2 0x4FINT_LTCH2ラッチ割り込み読み戻し 2 0x50 INT_LTCH3 ラッチ割り込み読み戻し 3 0x50INT_LTCH3ラッチ割り込み読み戻し 3 0x51 INT_LTCH4 ラッチ割り込み読み戻し 4 0x51INT_LTCH4ラッチ割り込み読み戻し 4 0x52 VBAT_MSB SAR VBAT1S 0 0x52VBAT_MSBSAR VBAT1S 0VBAT1S 0x53 VBAT_LSB SAR VBAT1S 1 0x53VBAT_LSBSAR VBAT1S 1VBAT1S 0x54 PVDD_MSB SAR PVDD 0 0x54PVDD_MSBSAR PVDD 0PVDD 0x55 PVDD_LSB SAR PVDD 1 0x55PVDD_LSBSAR PVDD 1PVDD 0x56 TEMP SAR ADC 変換 2 0x56TEMPSAR ADC 変換 2 0x5C INT_CLK_CFG クロック設定と IRQZ 0x5CINT_CLK_CFGクロック設定と IRQZ 0x5D MISC_CFG3 その他の構成 3 0x5DMISC_CFG3その他の構成 3 0x60 CLOCK_CFG クロック構成 0x60CLOCK_CFGクロック構成 0x63 IDLE_IND アイドル・チャネル電流の最適化 0x63IDLE_INDアイドル・チャネル電流の最適化 0x64 SAR_SAMP SAR サンプリング時間 0x64SAR_SAMPSAR サンプリング時間 0x65 MISC_CFG4 その他の構成 4 0x65MISC_CFG4その他の構成 4 0x67 TG_CFG0 トーン・ジェネレータ 0x67TG_CFG0トーン・ジェネレータ 0x68 CLK_CFG クロック比とサンプル・レートの検出 0x68CLK_CFGクロック比とサンプル・レートの検出 0x6A LV_EN_CFG Class-D と LVS の遅延 0x6ALV_EN_CFGClass-D と LVS の遅延 0x6B NG_CFG2 ノイズ・ゲート 2 0x6BNG_CFG2ノイズ・ゲート 2 0x6C NG_CFG3 ノイズ・ゲート 3 0x6CNG_CFG3ノイズ・ゲート 3 0x6D NG_CFG4 ノイズ・ゲート 4 0x6DNG_CFG4ノイズ・ゲート 4 0x6E NG_CFG5 ノイズ・ゲート 5 0x6ENG_CFG5ノイズ・ゲート 5 0x6F NG_CFG6 ノイズ・ゲート 6 0x6FNG_CFG6ノイズ・ゲート 6 0x70 NG_CFG7 ノイズ・ゲート 7 0x70NG_CFG7ノイズ・ゲート 7 0x71 PVDD_UVLO UVLO スレッショルド 0x71PVDD_UVLOUVLO スレッショルド 0x73 DMD DAC 変調器のディザー 0x73DMDDAC 変調器のディザー 0x7E I2C_CKSUM I2C のチェックサム 0x7EI2C_CKSUMI2C のチェックサム 0x7F BOOK デバイスのブック 0x7FBOOKデバイスのブック レジスタのサマリ表 ページ=0x01 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 レジスタのサマリ表 ページ=0x01 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 アドレス レジスタ 説明 セクション 0x17 INIT_0 初期化 0x19 LSR 変調 0x21 INIT_1 初期化 0x35 INIT_2 初期化 0x36 INT_LDO 内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x47 TG_EN サーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 アドレス レジスタ 説明 セクション アドレスレジスタ説明セクション 0x17 INIT_0 初期化 0x17INIT_0初期化 0x19 LSR 変調 0x19LSR変調 0x21 INIT_1 初期化 0x21INIT_1初期化 0x35 INIT_2 初期化 0x35INIT_2初期化 0x36 INT_LDO 内部 LDO 設定 0x36INT_LDO内部 LDO 設定 0x3D SDOUT_HIZ_1 スロット制御 0x3DSDOUT_HIZ_1スロット制御 0x3E SDOUT_HIZ_2 スロット制御 0x3ESDOUT_HIZ_2スロット制御 0x3F SDOUT_HIZ_3 スロット制御 0x3FSDOUT_HIZ_3スロット制御 0x40 SDOUT_HIZ_4 スロット制御 0x40SDOUT_HIZ_4スロット制御 0x41 SDOUT_HIZ_5 スロット制御 0x41SDOUT_HIZ_5スロット制御 0x42 SDOUT_HIZ_6 スロット制御 0x42SDOUT_HIZ_6スロット制御 0x43 SDOUT_HIZ_7 スロット制御 0x43SDOUT_HIZ_7スロット制御 0x44 SDOUT_HIZ_8 スロット制御 0x44SDOUT_HIZ_8スロット制御 0x45 SDOUT_HIZ_9 スロット制御 0x45SDOUT_HIZ_9スロット制御 0x47 TG_EN サーマル検出イネーブル 0x47TG_ENサーマル検出イネーブル 0x4C EDGE_CTRL スルーレート制御 0x4CEDGE_CTRLスルーレート制御 レジスタ・サマリ表 ページ=0x04 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 レジスタ・サマリ表 ページ=0x04 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 アドレス レジスタ 説明 セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 アドレス レジスタ 説明 セクション アドレスレジスタ説明セクション 0x08 DG_DC_VAL1 診断 DC レベル 0x08DG_DC_VAL1診断 DC レベル 0x09 DG_DC_VAL2 診断 DC レベル 0x09DG_DC_VAL2診断 DC レベル 0x0A DG_DC_VAL3 診断 DC レベル 0x0ADG_DC_VAL3診断 DC レベル 0x0B DG_DC_VAL4 診断 DC レベル 0x0BDG_DC_VAL4診断 DC レベル 0x0C LIM_TH_MAX1 リミッタ最大スレッショルド 0x0CLIM_TH_MAX1リミッタ最大スレッショルド 0x0D LIM_TH_MAX2 リミッタ最大スレッショルド 0x0DLIM_TH_MAX2リミッタ最大スレッショルド 0x0E LIM_TH_MAX3 リミッタ最大スレッショルド 0x0ELIM_TH_MAX3リミッタ最大スレッショルド 0x0F LIM_TH_MAX4 リミッタ最大スレッショルド 0x0FLIM_TH_MAX4リミッタ最大スレッショルド 0x10 LIM_TH_MIN1 リミッタ最小スレッショルド 0x10LIM_TH_MIN1リミッタ最小スレッショルド 0x11 LIM_TH_MIN2 リミッタ最小スレッショルド 0x11LIM_TH_MIN2リミッタ最小スレッショルド 0x12 LIM_TH_MIN3 リミッタ最小スレッショルド 0x12LIM_TH_MIN3リミッタ最小スレッショルド 0x13 LIM_TH_MIN4 リミッタ最小スレッショルド 0x13LIM_TH_MIN4リミッタ最小スレッショルド 0x14 LIM_INF_PT1 リミッタの変曲点 0x14LIM_INF_PT1リミッタの変曲点 0x15 LIM_INF_PT2 リミッタの変曲点 0x15LIM_INF_PT2リミッタの変曲点 0x16 LIM_INF_PT3 リミッタの変曲点 0x16LIM_INF_PT3リミッタの変曲点 0x17 LIM_INF_PT4 リミッタの変曲点 0x17LIM_INF_PT4リミッタの変曲点 0x18 LIM_SLOPE1 リミッタ・スロープ 0x18LIM_SLOPE1リミッタ・スロープ 0x19 LIM_SLOPE2 リミッタ・スロープ 0x19LIM_SLOPE2リミッタ・スロープ 0x1A LIM_SLOPE3 リミッタ・スロープ 0x1ALIM_SLOPE3リミッタ・スロープ 0x1B LIM_SLOPE4 リミッタ・スロープ 0x1BLIM_SLOPE4リミッタ・スロープ 0x1C TF_HLD1 TFB の最大ホールド 0x1CTF_HLD1TFB の最大ホールド 0x1D TF_HLD2 TFB の最大ホールド 0x1DTF_HLD2TFB の最大ホールド 0x1E TF_HLD3 TFB の最大ホールド 0x1ETF_HLD3TFB の最大ホールド 0x1F TF_HLD4 TFB の最大ホールド 0x1FTF_HLD4TFB の最大ホールド 0x20 TF_RLS1 TFB のリリース・レート 0x20TF_RLS1TFB のリリース・レート 0x21 TF_RLS2 TFB のリリース・レート 0x21TF_RLS2TFB のリリース・レート 0x22 TF_RLS3 TFB のリリース・レート 0x22TF_RLS3TFB のリリース・レート 0x23 TF_RLS4 TFB のリリース・レート 0x23TF_RLS4TFB のリリース・レート 0x24 TF_SLOPE1 TFB のリミッタ・スロープ 0x24TF_SLOPE1TFB のリミッタ・スロープ 0x25 TF_SLOPE2 TFB のリミッタ・スロープ 0x25TF_SLOPE2TFB のリミッタ・スロープ 0x26 TF_SLOPE3 TFB のリミッタ・スロープ 0x26TF_SLOPE3TFB のリミッタ・スロープ 0x27 TF_SLOPE4 TFB のリミッタ・スロープ 0x27TF_SLOPE4TFB のリミッタ・スロープ 0x28 TF_TEMP_TH1 TFB のスレッショルド 0x28TF_TEMP_TH1TFB のスレッショルド 0x29 TF_TEMP_TH2 TFB のスレッショルド 0x29TF_TEMP_TH2TFB のスレッショルド 0x2A TF_TEMP_TH3 TFB のスレッショルド 0x2ATF_TEMP_TH3TFB のスレッショルド 0x2B TF_TEMP_TH4 TFB のスレッショルド 0x2BTF_TEMP_TH4TFB のスレッショルド 0x2C TF_MAX_ATTN1 TFB のゲイン低減 0x2CTF_MAX_ATTN1TFB のゲイン低減 0x2D TF_MAX_ATTN2 TFB のゲイン低減 0x2DTF_MAX_ATTN2TFB のゲイン低減 0x2E TF_MAX_ATTN3 TFB のゲイン低減 0x2ETF_MAX_ATTN3TFB のゲイン低減 0x2F TF_MAX_ATTN4 TFB のゲイン低減 0x2FTF_MAX_ATTN4TFB のゲイン低減 0x40 LD_CFG0 負荷診断抵抗の上限スレッショルド 0x40LD_CFG0負荷診断抵抗の上限スレッショルド 0x41 LD_CFG1 負荷診断抵抗の上限スレッショルド 0x41LD_CFG1負荷診断抵抗の上限スレッショルド 0x42 LD_CFG2 負荷診断抵抗の上限スレッショルド 0x42LD_CFG2負荷診断抵抗の上限スレッショルド 0x43 LD_CFG3 負荷診断抵抗の上限スレッショルド 0x43LD_CFG3負荷診断抵抗の上限スレッショルド 0x44 LD_CFG4 負荷診断抵抗の下限スレッショルド 0x44LD_CFG4負荷診断抵抗の下限スレッショルド 0x45 LD_CFG5 負荷診断抵抗の下限スレッショルド 0x45LD_CFG5負荷診断抵抗の下限スレッショルド 0x46 LD_CFG6 負荷診断抵抗の下限スレッショルド 0x46LD_CFG6負荷診断抵抗の下限スレッショルド 0x47 LD_CFG7 負荷診断抵抗の下限スレッショルド 0x47LD_CFG7負荷診断抵抗の下限スレッショルド 0x48 CLD_EFF_1 Class-D 効率 0x48CLD_EFF_1Class-D 効率 0x49 CLD_EFF_2 Class-D 効率 0x49CLD_EFF_2Class-D 効率 0x4A CLD_EFF_3 Class-D 効率 0x4ACLD_EFF_3Class-D 効率 0x4B CLD_EFF_4 Class-D 効率 0x4BCLD_EFF_4Class-D 効率 0x4C LDG_RES1 負荷診断の抵抗値 0x4CLDG_RES1負荷診断の抵抗値 0x4D LDG_RES2 負荷診断の抵抗値 0x4DLDG_RES2負荷診断の抵抗値 0x4E LDG_RES3 負荷診断の抵抗値 0x4ELDG_RES3負荷診断の抵抗値 0x4F LDG_RES4 負荷診断の抵抗値 0x4FLDG_RES4負荷診断の抵抗値 レジスタ・サマリ表 ページ=0xFD アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 レジスタ・サマリ表 ページ=0xFD アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 アドレス レジスタ 説明 セクション 0x3E INIT_3 初期化 アドレス レジスタ 説明 セクション アドレスレジスタ説明セクション 0x3E INIT_3 初期化 0x3EINIT_3初期化 注と凡例 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値 注と凡例 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 注：イタリック体で記載されているレジスタ・ビットはすべて、アクティブ・モードでプログラムすることができます。 凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値 凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値 PAGE (ページ=0x00 アドレス=0x00) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 PAGE (ページ=0x00 アドレス=0x00) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 ビット フィールド タイプ リセット 説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 ビット フィールド タイプ リセット 説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 ビット フィールド タイプ リセット 説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 7-0 PAGE[7:0] RW 0h デバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 7-0PAGE[7:0]RW0hデバイス・ページの設定。 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 00h = ページ 0 01h = ページ 1 ... FFh = ページ 255 SW_RESET (ページ=0x00 アドレス=0x01) [リセット=00h] ビット フィールド タイプ リセット 説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする SW_RESET (ページ=0x00 アドレス=0x01) [リセット=00h] ビット フィールド タイプ リセット 説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする ビット フィールド タイプ リセット 説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする ビット フィールド タイプ リセット 説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする ビット フィールド タイプ リセット 説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-1 予約済み R 0h 予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする 7-1 予約済み R 0h 予約済み 7-1予約済みR0h予約済み 0 SW_RESET RW 0h ソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする 0 SW_RESET SW_RESETRW0hソフトウェア・リセット。ビットはセルフ・クリアです。 0b=リセットしない 1b=リセットする 0b=リセットしない 1b=リセットする MODE_CTRL (ページ=0x00 アドレス=0x02) [リセット=1Ah] ビット フィールド タイプ リセット 説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み MODE_CTRL (ページ=0x00 アドレス=0x02) [リセット=1Ah] ビット フィールド タイプ リセット 説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み ビット フィールド タイプ リセット 説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み ビット フィールド タイプ リセット 説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み ビット フィールド タイプ リセット 説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み 7 BOP_SRC RW 0h BOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 7BOP_SRCRW0hBOP 入力ソースと PVDD UVLO 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 0b = VBAT1S 入力と PVDD UVLO はディセーブル。 1b = PVDD 入力と PVDD UVLO はイネーブル。 6-5 予約済み RW 0h 予約済み 6-5予約済みRW0h予約済み 4 ISNS_PD RW 1h 電流センス 0b = アクティブ 1b = 電源オフ 4 ISNS_PD ISNS_PDRW1h電流センス 0b = アクティブ 1b = 電源オフ 0b = アクティブ 1b = 電源オフ 3 VSNS_PD RW 1h 電圧センス 0b = アクティブ 1b = 電源オフ 3 VSNS_PD VSNS_PDRW1h電圧センス 0b = アクティブ 1b = 電源オフ 0b = アクティブ 1b = 電源オフ 2-0 MODE[2:0] RW 2h デバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み 2-0 MODE[2:0] MODE[2:0]RW2hデバイスの動作モード。 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み 000b = ミュートなしでアクティブ 001b = ミュートしてアクティブ 010b = ソフトウェア・シャットダウン 011b = 負荷診断の後に通常のデバイス起動 100b = スタンドアロン負荷診断、完了後にこれらのビットを 010b にセルフ・リセット 101b = 診断ジェネレータ・モード 110b～111b = 予約済み CHNL_0 (ページ = 0x00 アドレス = 0x03) [リセット = 28h] ビット フィールド タイプ リセット 説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み CHNL_0 (ページ = 0x00 アドレス = 0x03) [リセット = 28h] ビット フィールド タイプ リセット 説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 00h 11dBV 9dBV 01h 11.5dBV 9.5dBV 02h 12.0dBV 10dBV 03h 12.5dBV 10.5dBV 04h 13.0dBV 11dBV 05h 13.5dBV 11.5dBV 06h 14.0dBV 12dBV 07h 14.5dBV 12.5dBV 08h 15.0dBV 13dBV 09h 15.5dBV 13.5dBV 0Ah 16.0dBV 14dBV 0Bh 16.5dBV 14.5dBV 0Ch 17.0dBV 15dBV 0Dh 17.5dBV 15.5dBV 0Eh 18.0dBV 16dBV 0Fh 18.5dBV 16.5dBV 10h 19dBV 17dBV 11h 19.5dBV 17.5dBV 12h 20dBV 18dBV 13h 20.5dBV 18.5dBV 14h 21dBV 19dBV 上記以外：予約済み 0 予約済み RW 0h 予約済み 7-6 CDS_MODE[1:0] RW 0h Class-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 7-6CDS_MODE[1:0]RW0hClass-D スイッチング・モード 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 00b = Y ブリッジ、VBAT1S に高出力 01b = VBAT1S のみ Class D の供給 10b = PVDD のみ Class-D の供給 11b = Y ブリッジ、VBAT1S に低出力 5-1 AMP_LEVEL[4:0] RW 14h 設定 48ksps 時 96ksps 時 5-1 AMP_LEVEL[4:0] AMP_LEVEL[4:0]RW14h設定48ksps 時96ksps 時 00h 11dBV 9dBV 00h11dBV9dBV 01h 11.5dBV 9.5dBV 01h11.5dBV9.5dBV 02h 12.0dBV 10dBV 02h12.0dBV10dBV 03h 12.5dBV 10.5dBV 03h12.5dBV10.5dBV 04h 13.0dBV 11dBV 04h13.0dBV11dBV 05h 13.5dBV 11.5dBV 05h13.5dBV11.5dBV 06h 14.0dBV 12dBV 06h14.0dBV12dBV 07h 14.5dBV 12.5dBV 07h14.5dBV12.5dBV 08h 15.0dBV 13dBV 08h15.0dBV13dBV 09h 15.5dBV 13.5dBV 09h15.5dBV13.5dBV 0Ah 16.0dBV 14dBV 0Ah16.0dBV14dBV 0Bh 16.5dBV 14.5dBV 0Bh16.5dBV14.5dBV 0Ch 17.0dBV 15dBV 0Ch17.0dBV15dBV 0Dh 17.5dBV 15.5dBV 0Dh17.5dBV15.5dBV 0Eh 18.0dBV 16dBV 0Eh18.0dBV16dBV 0Fh 18.5dBV 16.5dBV 0Fh18.5dBV16.5dBV 10h 19dBV 17dBV 10h19dBV17dBV 11h 19.5dBV 17.5dBV 11h19.5dBV17.5dBV 12h 20dBV 18dBV 12h20dBV18dBV 13h 20.5dBV 18.5dBV 13h20.5dBV18.5dBV 14h 21dBV 19dBV 14h21dBV19dBV 上記以外：予約済み 上記以外：予約済み 0 予約済み RW 0h 予約済み 0予約済みRW0h予約済み DC_BLK0 (ページ = 0x00 アドレス = 0x04) [リセット = 21h] ビット フィールド タイプ リセット 説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください DC_BLK0 (ページ = 0x00 アドレス = 0x04) [リセット = 21h] ビット フィールド タイプ リセット 説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください 7 VBAT1S_MODE RW 0h VBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 7VBAT1S_MODERW0hVBAT1S 電源 0b = 外部から供給 1b = PVDD から内部で生成 0b = 外部から供給 1b = PVDD から内部で生成 6 IRQZ_PU RW 0h IRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 6IRQZ_PURW0hIRQZ 内部プルアップ・イネーブル。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 5 AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 1h 低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 5AMP_SS * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されますRW1h低 EMI スペクトラム拡散が 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 4-3 予約済み R 0h 予約済み 4-3予約済みR0h予約済み 2-0 HPF_FREQ_PB[2:0] RW 1h フォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください 2-0 HPF_FREQ_PB[2:0] HPF_FREQ_PB[2:0]RW1hフォワード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2 kHz の場合は、上記の数値を 1.0884 で割ってください DC_BLK1 (ページ = 0x00 アドレス = 0x05) [リセット = 41h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください DC_BLK1 (ページ = 0x00 アドレス = 0x05) [リセット = 41h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 予約済み RW 4h 予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください 7-4 予約済み RW 4h 予約済み 7-4予約済みRW4h予約済み 3 TFB_EN RW 0h サーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 3 TFB_EN TFB_ENRW0hサーマル・フォールドバックの設定 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 2-0 HPF_FREQ_REC[2:0] RW 1h レコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください 2-0 HPF_FREQ_REC[2:0] HPF_FREQ_REC[2:0]RW1hレコード・パス DC ブロッカ 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください 0h = ディセーブル (フィルタはバイパスされます) 1h = 2Hz 2h = 50Hz 3h = 100Hz 4h = 200Hz 5h = 400Hz 6h = 800Hz 7h = 予約済み * サンプリング・レートが 44.1/88.2kHz の場合は、上記の数値を 1.0884 で割ってください MISC_CFG1 (ページ=0x00 アドレス=0x06) [リセット=00h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い MISC_CFG1 (ページ=0x00 アドレス=0x06) [リセット=00h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 予約済み RW 0h 予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 0h = 公称値 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い 7-6 予約済み RW 0h 予約済み 7-6予約済みRW0h予約済み 5 OCE_RETRY RW 0h 過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 5OCE_RETRYRW0h過電流イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4 OTE_RETRY RW 0h 過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 4OTE_RETRYRW0h過熱イベント後の再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 0b = ディセーブル 1b = イネーブル、タイマ後に再試行。 3 PFFB_EN RW 0h ポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 3PFFB_ENRW0hポスト・フィルタ・フィードバック 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 0b = ディセーブル (OUT_N ピンと OUT_P ピンを使用) 1b = イネーブル (VSNS_N ピンと VSNS_P ピンを使用) 2 SMODE_EN RW 0h セーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 2 SMODE_EN SMODE_ENRW0hセーフ・モードをイネーブルにすると、チャネル・ゲインに 18dB の減衰が追加されます。セーフ・モード 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 1-0 OC_CTRL[1:0] RW 0h OC スレッショルド制御 1-0 OC_CTRL[1:0] OC_CTRL[1:0]RW0hOC スレッショルド制御 0h = 公称値 0h = 公称値 1h = 公称値より 10% 低い 1h = 公称値より 10% 低い 2h = 公称値より 20% 低い 2h = 公称値より 20% 低い 3h = 公称値より 30% 低い 3h = 公称値より 30% 低い MISC_CFG2 (ページ=0x00 アドレス=0x07) [リセット=20h] ビット フィールド タイプ リセット 説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 MISC_CFG2 (ページ=0x00 アドレス=0x07) [リセット=20h] ビット フィールド タイプ リセット 説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 ビット フィールド タイプ リセット 説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 ビット フィールド タイプ リセット 説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 ビット フィールド タイプ リセット 説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 7-6 SDZ_MODE[1:0] RW 0h SDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 7-6 SDZ_MODE[1:0] SDZ_MODE[1:0]RW0hSDZ モード構成。 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 10b～11b = 予約済み 00b = タイムアウト後にシャットダウン 01b = ただちに強制シャットダウン 5-4 SDZ_TIMEOUT[1:0] RW 2h SDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 5-4 SDZ_TIMEOUT[1:0] SDZ_TIMEOUT[1:0]RW2hSDZ タイムアウト値 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 00b = 2ms 01b = 4ms 10b = 6ms 11b = 23.8ms 3-2 DVC_RAMP_RATE[1:0] RW 0h デジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 3-2DVC_RAMP_RATE[1:0]RW0hデジタル・ボリューム制御ランプ・レート 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 00b = 0.5dB/1 サンプル 01b = 0.5dB/4 サンプル 10b = 0.5dB/8 サンプル 11b = ボリューム・ランプ・ディセーブル 1 I2C_GBL_EN RW 0h I2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 1 I2C_GBL_EN I2C_GBL_ENRW0hI2C グローバル・アドレス 0b = ディセーブル 1b = イネーブル 2 0b = ディセーブル 1b = イネーブル 0 I2C_AD_DET RW 0h I2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 0 I2C_AD_DET I2C_AD_DETRW0hI2C ペリフェラル・アドレスの再検出 (セルフ・クリア・ビット)。 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 2 0b = 通常検出 1b = パワーアップ後にアドレスを再検出 TDM_CFG0 (ページ=0x00 アドレス=0x08) [リセット=09h] ビット フィールド タイプ リセット 説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low TDM_CFG0 (ページ=0x00 アドレス=0x08) [リセット=09h] ビット フィールド タイプ リセット 説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low ビット フィールド タイプ リセット 説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low ビット フィールド タイプ リセット 説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low ビット フィールド タイプ リセット 説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low 7 AMP_INV RW 0h オーディオ・アンプ出力の反転 0b=通常 1b=反転 7AMP_INVRW0hオーディオ・アンプ出力の反転 0b=通常 1b=反転 0b=通常 1b=反転 6 CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます RW 0h Class-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 6CLASSD_SYNC * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されます * スペクトラム拡散と同期モードがどちらもイネーブルの場合、同期モードが優先されますRW0hClass-D 同期モード 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 0b=オーディオ・クロックと非同期 1b=オーディオ・クロックと同期 5 RAMP_RATE RW 0h CLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 5RAMP_RATERW0hCLASSD_SYNC=1 の場合の 44.1kHz または 48kHz に基づくサンプル・レート 0b = 48kHz 1b = 44.1kHz 0b = 48kHz 1b = 44.1kHz 4 AUTO_RATE RW 0h TDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 4AUTO_RATERW0hTDM サンプル・レートの自動検出 0b=イネーブル 1b=ディセーブル 0b=イネーブル 1b=ディセーブル 3-1 SAMP_RATE[2:0] RW 4h TDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 3-1SAMP_RATE[2:0]RW4hTDM バスのサンプル・レート 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 000b～011b = 予約済み 100b = 44.1/48kHz 101b = 88.2/96kHz 110b～111b = 予約済み 0 FRAME_START RW 1h TDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low 0FRAME_STARTRW1hTDM フレームの開始極性 0h = FSYNC で Low から High 1h = FSYNC で High から Low 0h = FSYNC で Low から High 1h = FSYNC で High から Low TDM_CFG1 (ページ=0x00 アドレス=0x09) [リセット=02h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG1 (ページ=0x00 アドレス=0x09) [リセット=02h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 RX_JUSTIFY RW 0h タイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 6RX_JUSTIFYRW0hタイム・スロット内の TDM RX サンプルの揃え方向 0b=左 1b=右 0b=左 1b=右 5-1 RX_OFFSET[4:0] RW 1h TDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 5-1RX_OFFSET[4:0]RW1hTDM RX のフレーム開始位置からタイム・スロット 0 へのオフセット - FSYNC の遷移からの SBCLK サイクル数 0 RX_EDGE RW 0h TDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ 0RX_EDGERW0hTDM RX キャプチャのクロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG2 (ページ=0x00 アドレス=0x0A) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み TDM_CFG2 (ページ=0x00 アドレス=0x0A) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み ビット フィールド タイプ リセット 説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み ビット フィールド タイプ リセット 説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み ビット フィールド タイプ リセット 説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み 7-6 IVMON_LEN[1:0] RW 0h 電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 7-6IVMON_LEN[1:0]RW0h電流と電圧データ長の設定値 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 00b = 16 ビット 01b = 12 ビット 10b = 8 ビット 11b=予約済み 5-4 RX_SCFG[1:0] RW 0h TDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 5-4RX_SCFG[1:0]RW0hTDM RX のタイム・スロット選択構成 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 00b=モノラル、タイム・スロットは I2C アドレス・オフセットと同じ2 01b=モノラル、左チャネル 10b=モノラル、右チャネル 11b=ステレオ・ダウンミックス (L+R)/2 3-2 RX_WLEN[1:0] RW 2h TDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 3-2RX_WLEN[1:0]RW2hTDM RX のワード長 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 00b = 16 ビット 01b = 20 ビット 10b = 24 ビット 11b = 32 ビット 1-0 RX_SLEN[1:0] RW 2h TDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み 1-0RX_SLEN[1:0]RW2hTDM RX のタイム・スロット長 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み 00b = 16 ビット 01b = 24 ビット 10b = 32 ビット 11b=予約済み LIM_MAX_ATTN (ページ=0x00 アドレス=0x0B) [リセット=80h] ビット フィールド タイプ リセット 説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み LIM_MAX_ATTN (ページ=0x00 アドレス=0x0B) [リセット=80h] ビット フィールド タイプ リセット 説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み 7-4 LIM_MAX_ATTN[3:0] RW 8h リミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 7-4LIM_MAX_ATTN[3:0]RW8hリミッタの最大減衰 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 0h = 1dB 1h = 2dB 2h = 3dB ... 0Eh = 15dB 0Fh = 予約済み 3-0 予約済み R 0h 予約済み 3-0予約済みR0h予約済み TDM_CFG3 (ページ=0x00 アドレス=0x0C) [リセット=10h] ビット フィールド タイプ リセット 説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 TDM_CFG3 (ページ=0x00 アドレス=0x0C) [リセット=10h] ビット フィールド タイプ リセット 説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 ビット フィールド タイプ リセット 説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 ビット フィールド タイプ リセット 説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 ビット フィールド タイプ リセット 説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 7-4 RX_SLOT_R[3:0] RW 1h TDM RX 右チャネルのタイム・スロット。 7-4RX_SLOT_R[3:0]RW1hTDM RX 右チャネルのタイム・スロット。 3-0 RX_SLOT_L[3:0] RW 0h TDM RX 左チャネルのタイム・スロット。 3-0RX_SLOT_L[3:0]RW0hTDM RX 左チャネルのタイム・スロット。 TDM_CFG4 (ページ=0x00 アドレス=0x0D) [リセット=13h] ビット フィールド タイプ リセット 説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG4 (ページ=0x00 アドレス=0x0D) [リセット=13h] ビット フィールド タイプ リセット 説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ 7 TX_KEEPCY RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 7TX_KEEPCYRW0hTX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT LSB データが駆動されるサイクル (フル / ハーフ) 0b=フルサイクル 1b=ハーフサイクル 0b=フルサイクル 1b=ハーフサイクル 6 TX_KEEPLN RW 0h TX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 6TX_KEEPLNRW0hTX_KEEPEN がイネーブルの場合に、TDM と ICC TX SDOUT がバスを保持する長さ 0b = 1LSB サイクル 1b=常時 0b = 1LSB サイクル 1b=常時 5 TX_KEEPEN RW 0h TDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 5TX_KEEPENRW0hTDM と ICC TX SDOUT のバス・キーパー・イネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 0b=バス・キーパーをディセーブル 1b=バス・キーパーをイネーブル 4 TX_FILL RW 1h TDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 4TX_FILLRW1hTDM と ICC TX SDOUT の未使用のビット・フィールドを埋める数値 0b = 0 を送信 1b=ハイ・インピーダンスを送信 0b = 0 を送信 1b=ハイ・インピーダンスを送信 3-1 TX_OFFSET[2:0] RW 1h TDM TX のフレーム開始からタイム・スロット 0 へのオフセット 3-1TX_OFFSET[2:0]RW1hTDM TX のフレーム開始からタイム・スロット 0 へのオフセット 0 TX_EDGE RW 1h TDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ 0TX_EDGERW1hTDM TX 起動クロック極性 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ 0b = SBCLK の立ち上がりエッジ 1b = SBCLK の立ち下がりエッジ TDM_CFG5 (ページ=0x00 アドレス=0x0E) [リセット=42h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット TDM_CFG5 (ページ=0x00 アドレス=0x0E) [リセット=42h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 VSNS_TX RW 1h TDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 6VSNS_TXRW1hTDM TX 電圧センス送信 0b=ディセーブル 1b=イネーブル 0b=ディセーブル 1b=イネーブル 5-0 VSNS_SLOT[5:0] RW 2h TDM TX 電圧センスのタイム・スロット 5-0VSNS_SLOT[5:0]RW2hTDM TX 電圧センスのタイム・スロット TDM_CFG6 (ページ=0x00 アドレス=0x0F) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット TDM_CFG6 (ページ=0x00 アドレス=0x0F) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 ISNS_TX RW 1h TDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 6ISNS_TXRW1hTDM TX 電流センス送信 0b=ディセーブル 1b=イネーブル 0b=ディセーブル 1b=イネーブル 5-0 ISNS_SLOT[5:0] RW 0h TDM TX 電流センスのタイム・スロット 5-0ISNS_SLOT[5:0]RW0hTDM TX 電流センスのタイム・スロット TDM_CFG7 (ページ=0x00 アドレス=0x10) [リセット=04h] ビット フィールド タイプ リセット 説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット TDM_CFG7 (ページ=0x00 アドレス=0x10) [リセット=04h] ビット フィールド タイプ リセット 説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット ビット フィールド タイプ リセット 説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット ビット フィールド タイプ リセット 説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット ビット フィールド タイプ リセット 説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット 7 VBAT1S_SLEN RW 0h TDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 7VBAT1S_SLENRW0hTDM TX VBAT1S のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 VBAT1S_TX RW 0h TDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 6VBAT1S_TXRW0hTDM TX VBAT1S 送信 0b=ディセーブル 1b=イネーブル 0b=ディセーブル 1b=イネーブル 5-0 VBAT1S_SLOT[5:0] RW 4h TDM TX VBAT1S のタイム・スロット 5-0VBAT1S_SLOT[5:0]RW4hTDM TX VBAT1S のタイム・スロット TDM_CFG8 (ページ=0x00 アドレス=0x11) [リセット=05h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット TDM_CFG8 (ページ=0x00 アドレス=0x11) [リセット=05h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 TEMP_TX RW 0h TDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 6TEMP_TXRW0hTDM TX 温度センサ送信 0b=ディセーブル 1b=イネーブル 0b=ディセーブル 1b=イネーブル 5-0 TEMP_SLOT[5:0] RW 5h TDM TX 温度センサのタイム・スロット 5-0TEMP_SLOT[5:0]RW5hTDM TX 温度センサのタイム・スロット TDM_CFG9 (ページ=0x00 アドレス=0x12) [リセット=06h] ビット フィールド タイプ リセット 説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット TDM_CFG9 (ページ=0x00 アドレス=0x12) [リセット=06h] ビット フィールド タイプ リセット 説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット ビット フィールド タイプ リセット 説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット ビット フィールド タイプ リセット 説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット ビット フィールド タイプ リセット 説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット 7 PVDD_SLEN RW 0h TDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 7PVDD_SLENRW0hTDM TX PVDD のタイム・スロット長 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 0b = 8 ビットに切り捨て 1b=左揃えで 16 ビット 6 PVDD_TX RW 0h TDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 6PVDD_TXRW0hTDM TX PVDD 送信 0b=ディセーブル 1b=イネーブル 0b=ディセーブル 1b=イネーブル 5-0 PVDD_SLOT[5:0] RW 6h TDM TX PVDD のタイム・スロット 5-0PVDD_SLOT[5:0]RW6hTDM TX PVDD のタイム・スロット TDM_CFG10 (ページ=0x00 アドレス=0x13) [リセット=08h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 TDM_CFG10 (ページ=0x00 アドレス=0x13) [リセット=08h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 STATUS_TX RW 0h TDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 6STATUS_TXRW0hTDM TX ステータス送信 0b=ディセーブル 1b=イネーブル 0b=ディセーブル 1b=イネーブル 5-0 STATUS_SLOT[5:0] RW 8h TDM TX ステータス・タイム・スロット 5-0STATUS_SLOT[5:0]RW8hTDM TX ステータス・タイム・スロット ステータス・スロット・ビットの説明： ステータス・スロット・ビットの説明： ステータス・スロット・ビットの説明： * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 7 - PVDD ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 ビット 7 0b = PVDD UVLO 未検出 1b = PVDD UVLO 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 * ビット 6 - 過電流ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OC 未検出 1b = OC 検出 ビット 6 0b = OC 未検出 1b = OC 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 * ビット 5 - 過熱ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b = OT 未検出 1b = OT 検出 ビット 5 0b = OT 未検出 1b = OT 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 * ビット 4 - BOP ステータス 0b = BOP 未検出 1b = BOP 検出 ビット 4 0b = BOP 未検出 1b = BOP 検出 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 3 - 信号歪みリミッタ・ステータス 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 ビット 3 0b=歪みリミッタも ICLA ゲインも適用なし 1b=歪みリミッタ / ICLA によってゲイン減衰完了 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 2 - ノイズ・ゲート・ステータス 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 ビット 2 0b=デバイスは通常モード中 1b=デバイスはノイズ・ゲート・モード中 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 1 - Class-D 出力段ステータス 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 ビット 1 0b = Class D 電力スイッチは PVDD に接続 1b = Class D 電力スイッチは VBAT1S に接続 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 * ビット 0 - 電源オン・ステータス (アナログ・ブロックのシャットダウン後は読み取り不可) 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 ビット 0 0b=デバイスは電源オフ中 1b=デバイスはアクティブ状態 TDM_CFG11 (ページ=0x00 アドレス=0x14) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット TDM_CFG11 (ページ=0x00 アドレス=0x14) [リセット=0Ah] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 GAIN_TX RW 0h TDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 6GAIN_TXRW0hTDM/ICC TX リミッタのゲイン低減送信 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 5-0 GAIN_SLOT[5:0] RW Ah TDM/ICC TX リミッタのゲイン低減タイム・スロット 5-0GAIN_SLOT[5:0]RWAhTDM/ICC TX リミッタのゲイン低減タイム・スロット ICC_CNFG2 (ページ=0x00 アドレス=0x15) [リセット=00h] ビット フィールド タイプ リセット 説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み ICC_CNFG2 (ページ=0x00 アドレス=0x15) [リセット=00h] ビット フィールド タイプ リセット 説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 予約済み R 0h 予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み 7-5 予約済み R 0h 予約済み 7-5予約済みR0h予約済み 4-2 ICC_MODE[2:0] RW 0h ICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 4-2ICC_MODE[2:0]RW0hICC ピンの機能を選択 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 0h = ICC ピンのゲイン・アライメント 1h =予約済み 2h = ICC ピンのバッファをディセーブル 3h = ICC ピンは汎用入力 4h = ICC ピンは汎用出力 5h～7h=予約済み 1-0 予約済み R 0h 予約済み 1-0予約済みR0h予約済み TDM_CFG12 (ページ=0x00 アドレス=0x16) [リセット=12h] ビット フィールド タイプ リセット 説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット TDM_CFG12 (ページ=0x00 アドレス=0x16) [リセット=12h] ビット フィールド タイプ リセット 説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット ビット フィールド タイプ リセット 説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット ビット フィールド タイプ リセット 説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット ビット フィールド タイプ リセット 説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット 7 AUDIO_SLEN RW 0h TDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 7AUDIO_SLENRW0hTDM オーディオ・スロットの長さ 0b = 16 ビット 1b = 24 ビット 0b = 16 ビット 1b = 24 ビット 6 AUDIO_TX RW 0h TDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 6AUDIO_TXRW0hTDM オーディオ出力送信 0b=ディセーブル 1b=イネーブル 0b=ディセーブル 1b=イネーブル 5-0 AUDIO_SLOT[5:0] RW 12h TDM TX ステータス・タイム・スロット 5-0AUDIO_SLOT[5:0]RW12hTDM TX ステータス・タイム・スロット ICLA_CFG0 (ページ=0x00 アドレス=0x17) [リセット=0Ch] ビット フィールド タイプ リセット 説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル ICLA_CFG0 (ページ=0x00 アドレス=0x17) [リセット=0Ch] ビット フィールド タイプ リセット 説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル 7 ICBA_EN RW 0h チップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 7ICBA_ENRW0hチップ間のブラウンアウト・ゲイン・アライメント 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 6-1 ICGA_SLOT[5:0] RW 6h チップ間ゲイン・アライメントの開始時間スロット 6-1ICGA_SLOT[5:0]RW6hチップ間ゲイン・アライメントの開始時間スロット 0 ICLA_EN RW 0h チップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル 0ICLA_ENRW0hチップ間のリミッタ・アライメント・ゲイン 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル ICLA_CFG1 (ページ=0x00 アドレス=0x18) [リセット=00h] ビット フィールド タイプ リセット 説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル ICLA_CFG1 (ページ=0x00 アドレス=0x18) [リセット=00h] ビット フィールド タイプ リセット 説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 7 ICGA_SEN[7] RW 0h タイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 7ICGA_SEN[7]RW0hタイム・スロットは ICGA_SLOT[5:0]+7*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 6 ICGA_SEN[6] RW 0h タイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 6ICGA_SEN[6]RW0hタイム・スロットは ICGA_SLOT[5:0]+6*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 5 ICGA_SEN[5] RW 0h タイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 5ICGA_SEN[5]RW0hタイム・スロットは ICGA_SLOT[5:0]+5*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 4 ICGA_SEN[4] RW 0h タイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 4ICGA_SEN[4]RW0hタイム・スロットは ICGA_SLOT[5:0]+4*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 3 ICGA_SEN[3] RW 0h タイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 3ICGA_SEN[3]RW0hタイム・スロットは ICGA_SLOT[5:0]+3*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 2 ICGA_SEN[2] RW 0h タイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 2ICGA_SEN[2]RW0hタイム・スロットは ICGA_SLOT[5:0]+2*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 1 ICGA_SEN[1] RW 0h タイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 1ICGA_SEN[1]RW0hタイム・スロットは ICGA_SLOT[5:0]+1*3 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 0 ICGA_SEN[0] RW 0h タイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0ICGA_SEN[0]RW0hタイム・スロットは ICGA_SLOT[5:0]+0 です。イネーブルにすると、リミッタはこのタイム・スロットを整列グループに含めます。 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル DG_0 (ページ = 0x00 アドレス = 0x19) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み DG_0 (ページ = 0x00 アドレス = 0x19) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み ビット フィールド タイプ リセット 説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み ビット フィールド タイプ リセット 説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み ビット フィールド タイプ リセット 説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み 7 ICGA_NG_EN RW 0h ノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 7ICGA_NG_ENRW0hノイズ・ゲートがイネーブルの場合に ICGA 機能と共に推奨 0b = 機能をディセーブル 1b = 機能をイネーブル 0b = 機能をディセーブル 1b = 機能をイネーブル 6 DG_CLK RW 0h 生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 6DG_CLKRW0h生成されたクロック・ソースの診断 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 0b = 内蔵オシレータ 1b = 外付けの SBCLK と FSYNC 5 ICG_MODE RW 0h デバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 5ICG_MODERW0hデバイスの減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 0b = BOP とリミッタ減衰を合計する 1b = BOP かリミッタのいずれかの最大減衰 4-0 DG_SIG[4:0] RW Dh DG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み 4-0 DG_SIG[4:0] DG_SIG[4:0]RWDhDG MODE のトーン周波数を選択する 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4 0Ch = -4.8dBFS fs//6 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み 00h = 0 入力 (アイドル・チャネル) 01h = -6dBFS 正の DC 02h = -6dBFS 負の DC 03h = -12dBFS 正の DC 04h = -12dBFS 負の DC 05h = -18dBFS 正の DC 06h = -18dBFS 負の DC 07h = -24dBFS 正の DC 08h = -24dBFS 負の DC 09h = -30dBFS 正の DC 0Ah = -30dBFS 負の DC 0Bh = -6dBFS fs/4s 0Ch = -4.8dBFS fs//6s/ 0Dh = 0dBFS 1kHz 正弦 0Eh = B0_P4 を使用してプログラム可能な DC、レジスタ 0x08～0x0B 0Fh～1Fh = 予約済み DVC (ページ=0x00 アドレス=0x1A) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート DVC (ページ=0x00 アドレス=0x1A) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート ビット フィールド タイプ リセット 説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート ビット フィールド タイプ リセット 説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート ビット フィールド タイプ リセット 説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート 7-0 DVC_LVL[7:0] RW 0h デジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート 7-0 DVC_LVL[7:0] DVC_LVL[7:0]RW0hデジタル・ボリューム制御 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート 00h = 0dB 01h = -0.5dB 02h = -1dB ... C8h = -100dB その他：ミュート LIM_CFG0 (ページ=0x00 アドレス=0x1B) [リセット=62h] ビット フィールド タイプ リセット 説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル LIM_CFG0 (ページ=0x00 アドレス=0x1B) [リセット=62h] ビット フィールド タイプ リセット 説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 予約済み R 1h 予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル 7-6 予約済み R 1h 予約済み 7-6予約済みR1h予約済み 5 LIM_HR_EN RW 1h リミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 5LIM_HR_ENRW1hリミッタの動的ヘッドルーム 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 4-1 LIM_ATK_RT[3:0] RW 1h リミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 4-1LIM_ATK_RT[3:0]RW1hリミッタのアタック・レート 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 00h = 20μs/dB 01h = 40μs/dB 02h = 80μs/dB 03h = 160μs/dB 04h = 320μs/dB 05h = 640μs/dB 06h = 1280μs/dB 07h = 2560μs/dB 08h = 5120μs/dB 09h = 10240μs/dB 10h = 20480μs/dB 11h = 40960μs/dB 12h = 81920μs/dB 13h = 163840μs/dB その他： 予約済み 0 LIM_EN RW 0h リミッタ 0b = ディセーブル 1b = イネーブル 0LIM_ENRW0hリミッタ 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル LIM_CFG1 (ページ=0x00 アドレス=0x1C) [リセット=32h] ビット フィールド タイプ リセット 説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms LIM_CFG1 (ページ=0x00 アドレス=0x1C) [リセット=32h] ビット フィールド タイプ リセット 説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms ビット フィールド タイプ リセット 説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms ビット フィールド タイプ リセット 説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms ビット フィールド タイプ リセット 説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 7 LIM_PDB RW 0h BOP 中のリミッタ 0b = 実行中 1b = 一時停止 7LIM_PDBRW0hBOP 中のリミッタ 0b = 実行中 1b = 一時停止 0b = 実行中 1b = 一時停止 6-3 LIM_RLS_RT[3:0] RW 6h リミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 6-3LIM_RLS_RT[3:0]RW6hリミッタのリリース・レート 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 0h = 予約済み 1h = 4ms/dB 2h = 8ms/dB 3h = 16ms/dB 4h = 32ms/dB 5h = 64ms/dB 6h = 128ms/dB 7h = 256ms/dB 8h = 512ms/dB 9h = 1024ms/dB Ah = 2048ms/dB Bh = 4096ms/dB Ch = 8192ms/dB その他： 予約済み 2-0 LIM_HLD_TM[2:0] RW 2h リミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 2-0LIM_HLD_TM[2:0]RW2hリミッタのホールド時間 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 0h = 予約済み 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms BOP_CFG0 (ページ = 0x00 アドレス = 0x1D) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル BOP_CFG0 (ページ = 0x00 アドレス = 0x1D) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル 7-3 LIM_DHR[4:0] RW 8h PVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 7-3LIM_DHR[4:0]RW8hPVDD のリミッタ最大ヘッドルーム (%) 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 00h = -20 01h = -17.5 02h = -15 .. 0Fh = 17.5 10h = 20 上記以外 = 予約済み 2 予約済み R 0h 予約済み 2予約済みR0h予約済み 1 BOP_SHDN RW 0h BOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 1BOP_SHDNRW0hBOP レベル 0 に達したときのデバイスの動作 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0b = レベル 0 の設定に基づき減衰する 1b = ミュートして、デバイスはシャットダウンされる 0 BOP_EN RW 0h ブラウンアウト防止 0b = ディセーブル 1b = イネーブル 0BOP_ENRW0hブラウンアウト防止 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル BOP_CFG1 (ページ = 0x00 アドレス = 0x1E) [リセット = 32h] ビット フィールド タイプ リセット 説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル BOP_CFG1 (ページ = 0x00 アドレス = 0x1E) [リセット = 32h] ビット フィールド タイプ リセット 説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル ビット フィールド タイプ リセット 説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル ビット フィールド タイプ リセット 説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル ビット フィールド タイプ リセット 説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル 7 BOP_HLD_CLR RW 0h BOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 7BOP_HLD_CLRRW0hBOP 無限ホールド・クリア (セルフ・クリア) 0b = クリアしない 1b = クリアする 0b = クリアしない 1b = クリアする 6-0 DEV_MAX_ATTN[6:0] RW 32h リミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル 6-0DEV_MAX_ATTN[6:0]RW32hリミッタと BOP を組み合わせた場合のデバイスの最大減衰 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル 00h = 0dB 01h= -1dB 02h = -2dB 03h = -3dB .. 2Eh = -46dB 2Fh～7Fh = ディセーブル BOP_CFG2 (ページ = 0x00 アドレス = 0x1F) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG2 (ページ = 0x00 アドレス = 0x1F) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 7-5 BOP_DT3[2:0] RW 0h BOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 7-5BOP_DT3[2:0]RW0hBOP レベル 3 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST3[3:0] RW 1h BOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 4-1BOP_ATK_ST3[3:0]RW1hBOP レベル 3 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG3 (ページ = 0x00 アドレス = 0x20) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG3 (ページ = 0x00 アドレス = 0x20) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み 7-5 BOP_ATK_RT3[2:0] RW 0h BOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 7-5BOP_ATK_RT3[2:0]RW0hBOP レベル 3 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST3[3:0] RW 3h BOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 4-1BOP_RLS_ST3[3:0]RW3hBOP レベル 3 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB 0Ah = 4.0622dB 0Bh = 4.458dB 0Ch = 4.8538dB 0Dh = 5.2496dB 0Eh = 5.6454dB 0Fh = 6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG4 (ページ = 0x00 アドレス = 0x21) [リセット = 2Ch] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG4 (ページ = 0x00 アドレス = 0x21) [リセット = 2Ch] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB 7-5 BOP_RLS_RT3[2:0] RW 1h BOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 7-5BOP_RLS_RT3[2:0]RW1hBOP レベル 3 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN3[4:0] RW 0Ch BOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB 4-0BOP_MAX_ATTN3[4:0]RW0ChBOP レベル 3 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB 00h = 0dB 01h = -1dB 02h = -2dB .. 0Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG5 (ページ = 0x00 アドレス = 0x22) [リセット = 4Ch] ビット フィールド タイプ リセット 説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG5 (ページ = 0x00 アドレス = 0x22) [リセット = 4Ch] ビット フィールド タイプ リセット 説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 7-0 BOP_TH3[7:0] RW 4Ch BOP レベル 3 スレッショルド (V) 7-0BOP_TH3[7:0]RW4ChBOP レベル 3 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 設定BOP_SRC = 0 (VBAT1S ソース)BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 00h2.75.5 01h 2.75 5.55 01h2.755.55 02h 2.8 5.6 02h2.85.6 ..... ..... ..... ............... 38h 5.5 8.3 38h5.58.3 39h 予約済み 8.35 39h予約済み8.35 ..... 予約済み ..... .....予約済み..... 5Ah 予約済み 10 5Ah予約済み10 ..... 予約済み ..... .....予約済み..... FDh 予約済み 18.15 FDh予約済み18.15 FEh 予約済み 18.2 FEh予約済み18.2 FFh 予約済み 18.25 FFh予約済み18.25 BOP_CFG6 (ページ = 0x00 アドレス = 0x23) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み BOP_CFG6 (ページ = 0x00 アドレス = 0x23) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み 7-5 BOP_HT3[2:0] RW 1h BOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 7-5BOP_HT3[2:0]RW1hBOP レベル 3 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS3 RW 0h BOP レベル 3 0b = イネーブル 1b = ディセーブル 4BOP_DIS3RW0hBOP レベル 3 0b = イネーブル 1b = ディセーブル 0b = イネーブル 1b = ディセーブル 3-0 BOP_STAT_STATE[3:0] R 0h BOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み 3-0BOP_STAT_STATE[3:0]R0hBOP の現在の状態 - 更新と有効な読み戻しを維持するには BOP_STAT_HLD ビットを High にセットする 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み 0h =アイドル 1h = アタック中、レベル 3 2h = アタック中、レベル 2 3h = アタック中、レベル 1 4h = アタック中、レベル 0 5h = ホールド中、レベル 3 6h = ホールド中、レベル 2 7h = ホールド中、レベル 1 8h = ホールド中、レベル 0 9h = リリース中、レベル 3 Ah = リリース中、レベル 2 Bh = リリース中、レベル 1 Ch = リリース中、レベル 0 Dh～Fh = 予約済み BOP_CFG7 (ページ = 0x00 アドレス = 0x24) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG7 (ページ = 0x00 アドレス = 0x24) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 7-5 BOP_DT2[2:0] RW 0h BOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 7-5BOP_DT2[2:0]RW0hBOP レベル 2 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST2[3:0] RW 1h BOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 4-1BOP_ATK_ST2[3:0]RW1hBOP レベル 2 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG8 (ページ = 0x00 アドレス = 0x25) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG8 (ページ = 0x00 アドレス = 0x25) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み 7-5 BOP_ATK_RT2[2:0] RW 0h BOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 7-5BOP_ATK_RT2[2:0]RW0hBOP レベル 2 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST2[3:0] RW 3h BOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 4-1BOP_RLS_ST2[3:0]RW3hBOP レベル 2 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG9 (ページ = 0x00 アドレス = 0x26) [リセット = 32h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG9 (ページ = 0x00 アドレス = 0x26) [リセット = 32h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB 7-5 BOP_RLS_RT2[2:0] RW 1h BOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 7-5BOP_RLS_RT2[2:0]RW1hBOP レベル 2 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN2[4:0] RW 12h BOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB 4-0BOP_MAX_ATTN2[4:0]RW12hBOP レベル 2 の最大減衰 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB 00h = 0dB 01h = -1dB 02h = -2dB .. 12h = -18dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG10 (ページ = 0x00 アドレス = 0x27) [リセット = 46h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG10 (ページ = 0x00 アドレス = 0x27) [リセット = 46h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 7-0 BOP_TH2[7:0] RW 46h BOP レベル 2 スレッショルド (V) 7-0BOP_TH2[7:0]RW46hBOP レベル 2 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 設定BOP_SRC = 0 (VBAT1S ソース)BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 00h2.75.5 01h 2.75 5.55 01h2.755.55 02h 2.8 5.6 02h2.85.6 ..... ..... ..... ............... 38h 5.5 8.3 38h5.58.3 39h 予約済み 8.35 39h予約済み8.35 ..... 予約済み ..... .....予約済み..... 5Ah 予約済み 10 5Ah予約済み10 ..... 予約済み ..... .....予約済み..... FDh 予約済み 18.15 FDh予約済み18.15 FEh 予約済み 18.2 FEh予約済み18.2 FFh 予約済み 18.25 FFh予約済み18.25 BOP_CFG11 (ページ = 0x00 アドレス = 0x28) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み BOP_CFG11 (ページ = 0x00 アドレス = 0x28) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み 7-5 BOP_HT2[2:0] RW 1h BOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 7-5BOP_HT2[2:0]RW1hBOP レベル 2 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS2 RW 0h BOP レベル 2 0b = イネーブル 1b = ディセーブル 4BOP_DIS2RW0hBOP レベル 2 0b = イネーブル 1b = ディセーブル 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み 3-0予約済みR0h予約済み BOP_CFG12 (ページ = 0x00 アドレス = 0x29) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG12 (ページ = 0x00 アドレス = 0x29) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 7-5 BOP_DT1[2:0] RW 0h BOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 7-5BOP_DT1[2:0]RW0hBOP レベル 1 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST1[3:0] RW 1h BOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 4-1BOP_ATK_ST1[3:0]RW1hBOP レベル 1 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG13 (ページ = 0x00 アドレス = 0x2A) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG13 (ページ = 0x00 アドレス = 0x2A) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み 7-5 BOP_ATK_RT1[2:0] RW 0h BOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 7-5BOP_ATK_RT1[2:0]RW0hBOP レベル 1 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST1[3:0] RW 3h BOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 4-1BOP_RLS_ST1[3:0]RW3hBOP レベル 1 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG14 (ページ = 0x00 アドレス = 0x2B) [リセット = 38h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG14 (ページ = 0x00 アドレス = 0x2B) [リセット = 38h] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB 7-5 BOP_RLS_RT1[2:0] RW 1h BOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 7-5BOP_RLS_RT1[2:0]RW1hBOP レベル 1 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN1[4:0] RW 18h BOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB 4-0BOP_MAX_ATTN1[4:0]RW18hBOP レベル 1 の最大減衰 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB 0h = 0dB 1h = -1dB 2h = -2dB .. 18h = -24dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG15 (ページ = 0x00 アドレス = 0x2C) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG15 (ページ = 0x00 アドレス = 0x2C) [リセット = 40h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 7-0 BOP_TH1[7:0] RW 40h BOP レベル 1 スレッショルド (V) 7-0BOP_TH1[7:0]RW40hBOP レベル 1 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 設定BOP_SRC = 0 (VBAT1S ソース)BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 00h2.75.5 01h 2.75 5.55 01h2.755.55 02h 2.8 5.6 02h2.85.6 ..... ..... ..... ............... 38h 5.5 8.3 38h5.58.3 39h 予約済み 8.35 39h予約済み8.35 ..... 予約済み ..... .....予約済み..... 5Ah 予約済み 10 5Ah予約済み10 ..... 予約済み ..... .....予約済み..... FDh 予約済み 18.15 FDh予約済み18.15 FEh 予約済み 18.2 FEh予約済み18.2 FFh 予約済み 18.25 FFh予約済み18.25 BOP_CFG17 (ページ = 0x00 アドレス = 0x2D) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み BOP_CFG17 (ページ = 0x00 アドレス = 0x2D) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み 7-5 BOP_HT1[2:0] RW 1h BOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 7-5BOP_HT1[2:0]RW1hBOP レベル 1 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS1 RW 0h BOP レベル 1 0b = イネーブル 1b = ディセーブル 4BOP_DIS1RW0hBOP レベル 1 0b = イネーブル 1b = ディセーブル 0b = イネーブル 1b = ディセーブル 3-0 予約済み R 0h 予約済み 3-0予約済みR0h予約済み BOP_CFG18 (ページ = 0x00 アドレス = 0x2E) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み BOP_CFG18 (ページ = 0x00 アドレス = 0x2E) [リセット = 02h] ビット フィールド タイプ リセット 説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 7-5 BOP_DT0[2:0] RW 0h BOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 7-5BOP_DT0[2:0]RW0hBOP レベル 0 ドウェル時間 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 0h = 0μs 1h = 100μs 2h = 250μs 3h = 500μs 4h = 1000μs 5h = 2000μs 6h = 4000μs 7h = 8000μs 4-1 BOP_ATK_ST0[3:0] RW 1h BOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 4-1BOP_ATK_ST0[3:0]RW1hBOP レベル 0 アタック・ステップ・サイズ 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0h = -0.0625dB 1h = -0.5dB 2h = -0.8958dB 3h = -1.2916dB 4h = -1.6874dB 5h = -2.0832dB 6h = -2.479dB 7h = -2.8748dB 8h = -3.2706dB 9h = -3.6664dB Ah = -4.0622dB Bh = -4.458dB Ch = -4.8538dB Dh = -5.2496dB Eh = -5.6454dB Fh = -6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG19 (ページ = 0x00 アドレス = 0x2F) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み BOP_CFG19 (ページ = 0x00 アドレス = 0x2F) [リセット = 06h] ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み 7-5 BOP_ATK_RT0[2:0] RW 0h BOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 7-5BOP_ATK_RT0[2:0]RW0hBOP レベル 0 アタック・レート 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 0h = 2.5μs 1h = 5μs 2h = 10μs 3h = 25μs 4h = 50μs 5h = 100μs 6h = 250μs 7h = 500μs 4-1 BOP_RLS_ST0[3:0] RW 3h BOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 4-1BOP_RLS_ST0[3:0]RW3hBOP レベル 0 リリース・ステップ・サイズ 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0h = 0.0625dB 1h = 0.5dB 2h = 0.8958dB 3h = 1.2916dB 4h = 1.6874dB 5h = 2.0832dB 6h = 2.479dB 7h = 2.8748dB 8h = 3.2706dB 9h = 3.6664dB Ah = 4.0622dB Bh = 4.458dB Ch = 4.8538dB Dh = 5.2496dB Eh = 5.6454dB Fh = 6dB 0 予約済み R 0h 予約済み 0予約済みR0h予約済み BOP_CFG20 (ページ = 0x00 アドレス = 0x30) [リセット = 3Eh] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG20 (ページ = 0x00 アドレス = 0x30) [リセット = 3Eh] ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB 7-5 BOP_RLS_RT0[2:0] RW 1h BOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 7-5BOP_RLS_RT0[2:0]RW1hBOP レベル 0 リリース・レート時間 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 0h = 5ms 1h = 10ms 2h = 25ms 3h = 50ms 4h = 100ms 5h = 250ms 6h = 500ms 7h = 1000ms 4-0 BOP_MAX_ATTN0[4:0] RW 1Eh BOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB 4-0BOP_MAX_ATTN0[4:0]RW1EhBOP レベル 0 の最大減衰。 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB 0h = 0dB 1h = -1dB 2h = -2dB .. Ch = -12dB .. 1Eh = -30dB 1Fh = -31dB BOP_CFG21 (ページ = 0x00 アドレス = 0x31) [リセット = 37h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 BOP_CFG21 (ページ = 0x00 アドレス = 0x31) [リセット = 37h] ビット フィールド タイプ リセット 説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 01h 2.75 5.55 02h 2.8 5.6 ..... ..... ..... 38h 5.5 8.3 39h 予約済み 8.35 ..... 予約済み ..... 5Ah 予約済み 10 ..... 予約済み ..... FDh 予約済み 18.15 FEh 予約済み 18.2 FFh 予約済み 18.25 7-0 BOP_TH0[7:0] RW 37h BOP レベル 0 スレッショルド (V) 7-0BOP_TH0[7:0]RW37hBOP レベル 0 スレッショルド (V) 設定 BOP_SRC = 0 (VBAT1S ソース) BOP_SRC = 1 (PVDD ソース) 設定BOP_SRC = 0 (VBAT1S ソース)BOP_SRC = 1 (PVDD ソース) 00h 2.7 5.5 00h2.75.5 01h 2.75 5.55 01h2.755.55 02h 2.8 5.6 02h2.85.6 ..... ..... ..... ............... 38h 5.5 8.3 38h5.58.3 39h 予約済み 8.35 39h予約済み8.35 ..... 予約済み ..... .....予約済み..... 5Ah 予約済み 10 5Ah予約済み10 ..... 予約済み ..... .....予約済み..... FDh 予約済み 18.15 FDh予約済み18.15 FEh 予約済み 18.2 FEh予約済み18.2 FFh 予約済み 18.25 FFh予約済み18.25 BOP_CFG22 (ページ = 0x00 アドレス = 0x32) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 BOP_CFG22 (ページ = 0x00 アドレス = 0x32) [リセット = 20h] ビット フィールド タイプ リセット 説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 ビット フィールド タイプ リセット 説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 ビット フィールド タイプ リセット 説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 ビット フィールド タイプ リセット 説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 7-5 BOP_HT0[2:0] RW 1h BOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 7-5BOP_HT0[2:0]RW1hBOP レベル 0 ホールド時間 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 0h = 0ms 1h = 10ms 2h = 100ms 3h = 250ms 4h = 500ms 5h = 1000ms 6h = 2000ms 7h = 無限大 (これは BOP_HLD_CLR ビットで終了可能) 4 BOP_DIS0 RW 0h BOP レベル 0 0b = イネーブル 1b = ディセーブル 4BOP_DIS0RW0hBOP レベル 0 0b = イネーブル 1b = ディセーブル 0b = イネーブル 1b = ディセーブル 3-1 予約済み RW 0h 予約済み 3-1予約済みRW0h予約済み 0 BOP_STAT_HLD RW 0h BOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 0BOP_STAT_HLDRW0hBOP_STAT_STATE[3:0]、BOP_STAT_LLVL[2:0]、BOP_STAT_PVDD[9:0] レジスタ・ビットの BOP ステータスを保持します。このビットを Low に戻すと、ステータス・レジスタはリセットされ、更新が再開されます。 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 0b = ホールドの更新はディセーブル、ステータス・レジスタの読み戻しは無効 1b = ホールドの更新はイネーブル、ステータス・レジスタの読み戻しは有効 BOP_CFG23 (ページ = 0x00 アドレス = 0x33) [リセット = FFh] ビット フィールド タイプ リセット 説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 BOP_CFG23 (ページ = 0x00 アドレス = 0x33) [リセット = FFh] ビット フィールド タイプ リセット 説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 ビット フィールド タイプ リセット 説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 ビット フィールド タイプ リセット 説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 ビット フィールド タイプ リセット 説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 7-0 BOP_STAT_PVDD[9:2] R FFh 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 7-0BOP_STAT_PVDD[9:2]RFFh最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (FFh) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (FFh) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 BOP_CFG24 (ページ = 0x00 アドレス = 0x34) [リセット = E6h] ビット フィールド タイプ リセット 説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み BOP_CFG24 (ページ = 0x00 アドレス = 0x34) [リセット = E6h] ビット フィールド タイプ リセット 説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み 7-6 BOP_STAT_PVDD[1:0] R 3h 最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 7-6BOP_STAT_PVDD[1:0]R3h最後の読み取り以降に測定された最小 PVDD。読み取る前に BOP_STAT_HLD を High にセットします。デバイスで SAR がイネーブルにならない間は、デバイスが PWR_MODE2 なら、レジスタは PVDD (3h) にデフォルト値を読み戻します。デバイスが PWR_MODE1 のときは、VBAT (3h) にデフォルト値を読み戻します。注：PVDD のデフォルト値は 23V、VBAT1S は 6V です。 5-3 BOP_STAT_LLVL[2:0] R 4h 最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 5-3BOP_STAT_LLVL[2:0]R4h最後の読み取り以降にアタックされた最小 BOP レベル。読み取る前に BOP_STAT_HLD を High にセットします。 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 0h = 最小アタック・レベルはアタック・レベル 0 だった 1h = 最小アタック・レベルはアタック・レベル 1 だった 2h = 最小アタック・レベルはアタック・レベル 2 だった 3h = 最小アタック・レベルはアタック・レベル 3 だった 4h = 最後の読み取り以降に BOP はアタックされていない 5h～7h = 予約済み 2-1 LVS_FTH_LOW[1:0] RW 3h CDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 2-1LVS_FTH_LOW[1:0]RW3hCDS_MODE のときの LVS のスレッショルド = 3h 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0h = -121.5dBFS 1h= -101.5dBFS (デフォルト) 2h= -81.5dBFS 3h = -71.5dBFS 0 予約済み R 0h 予約済み 0予約済みR0h予約済み NG_CFG0 (ページ=0x00 アドレス=0x35) [リセット=BDh] ビット フィールド タイプ リセット 説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み NG_CFG0 (ページ=0x00 アドレス=0x35) [リセット=BDh] ビット フィールド タイプ リセット 説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み 7-5 NG_HYST[2:0] RW 5h ノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 7-5NG_HYST[2:0]RW5hノイズ・ゲート・エントリのヒステリシス・タイマ 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 0h = 400μs 1h = 600μs 2h = 800μs 3h = 2ms 4h = 10ms 5h = 50ms 6h = 100ms 7h = 1000ms 4-3 NG_LVL[1:0] RW 3h ノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 4-3NG_LVL[1:0]RW3hノイズ・ゲートのオーディオ・スレッショルド・レベル 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 0h = -90dBFS 1h = -100dBFS 2h = -110dBFS 3h = -120dBFS 2 NG_EN RW 1h ノイズ・ゲート 0b = ディセーブル 1b = イネーブル 2NG_ENRW1hノイズ・ゲート 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 1h 予約済み 1-0予約済みRW1h予約済み NG_CFG1 (ページ=0x00 アドレス=0x36) [リセット=ADh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms NG_CFG1 (ページ=0x00 アドレス=0x36) [リセット=ADh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 予約済み RW 2h 予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms 7-6 予約済み RW 2h 予約済み 7-6予約済みRW2h予約済み 5 NG_DVR_EN RW 1h ノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 5NG_DVR_ENRW1hノイズ・ゲート制御におけるボリューム・ランプ 0b = イネーブル 1b = ディセーブル 0b = イネーブル 1b = ディセーブル 4 予約済み R 0h 予約済み 4予約済みR0h予約済み 3-0 LVS_HYS[3:0] RW Dh PVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms 3-0LVS_HYS[3:0]RWDhPVDD から VBAT1S へのヒステリシス時間 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms 0h～9h =予約済み Ah = 1ms Bh = 10ms Ch = 20ms Dh = 50ms Eh = 75ms Fh = 100ms LVS_CFG0 (ページ=0x00 アドレス=0x37) [リセット=A8h] ビット フィールド タイプ リセット 説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS LVS_CFG0 (ページ=0x00 アドレス=0x37) [リセット=A8h] ビット フィールド タイプ リセット 説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS ビット フィールド タイプ リセット 説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS ビット フィールド タイプ リセット 説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS ビット フィールド タイプ リセット 説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS 7 LVS_TMODE RW 1h 低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 7LVS_TMODERW1h低電圧信号伝達検出スレッショルド 0b = 固定 1b = 基準は VBAT1S 電圧 0b = 固定 1b = 基準は VBAT1S 電圧 6 予約済み RW 1h 予約済み 6予約済みRW1h予約済み 4-0 LVS_FTH[4:0] RW 8h CDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS 4-0LVS_FTH[4:0]RW8hCDS_MODE = 0h のときの LVS のスレッショルド 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS 00h = -18.5dBFS 01h=-18.25dBFS (デフォルト) 02h=-18dBFS 03h = -17.75dBFS 04h=-17.5dBFS. .. 08h=-16.5dBFS. .. 1Eh = -11dBFS 1Fh = -10.75dBFS DIN_PD (ページ = 0x00 アドレス = 0x38) [リセット = 03h] ビット フィールド タイプ リセット 説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み DIN_PD (ページ = 0x00 アドレス = 0x38) [リセット = 03h] ビット フィールド タイプ リセット 説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み RW 0h 予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み 7 予約済み RW 0h 予約済み 7予約済みRW0h予約済み 6 DIN_PD[4] RW 0h ICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 6DIN_PD[4]RW0hICC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 5 DIN_PD[3] RW 0h SDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 5DIN_PD[3]RW0hSDOUT のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 4 DIN_PD[2] RW 0h SDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 4DIN_PD[2]RW0hSDIN のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 3 DIN_PD[1] RW 0h FSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 3DIN_PD[1]RW0hFSYNC のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 2 DIN_PD[0] RW 0h SBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 2DIN_PD[0]RW0hSBCLK のプルダウンを弱くします 0b = ディセーブル 1b = イネーブル 0b = ディセーブル 1b = イネーブル 1-0 予約済み RW 3h 予約済み 1-0予約済みRW3h予約済み INT_MASK0 (ページ=0x00 アドレス=0x3B) [リセット=FCh] ビット フィールド タイプ リセット 説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり INT_MASK0 (ページ=0x00 アドレス=0x3B) [リセット=FCh] ビット フィールド タイプ リセット 説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり ビット フィールド タイプ リセット 説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり ビット フィールド タイプ リセット 説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり ビット フィールド タイプ リセット 説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり 7 IM_BOPM RW 1h BOP ミュート割り込み 0b = マスクなし 1b = マスクあり 7 IM_BOPM IM_BOPMRW1hBOP ミュート割り込み 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり 6 IM_BOPIH RW 1h BOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 6 IM_BOPIH IM_BOPIHRW1hBOP 無限ホールド割り込み。 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり 5 IM_LIMMA RW 1h リミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 5 IM_LIMMA IM_LIMMARW1hリミッタの最大減衰の割り込み 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり 4 IM_PBIP RW 1h リミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 4 IM_PBIP IM_PBIPRW1hリミッタの変曲点以下となった PVDD の割り込み 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり 3 IM_LIMA RW 1h リミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 3 IM_LIMA IM_LIMARW1hリミッタのアクティブの割り込み 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり 2 IM_TDMCE RW 1h TDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 2 IM_TDMCE IM_TDMCERW1hTDM クロック誤差の割り込み 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり 1 IM_OC RW 0h 過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 1 IM_OC IM_OCRW0h過電流エラーの割り込み 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり 0 IM_OT RW 0h 過熱エラーの割り込み 0b = マスクなし 1b = マスクあり 0 IM_OT IM_OTRW0h過熱エラーの割り込み 0b = マスクなし 1b = マスクあり 0b = マスクなし 1b = マスクあり INT_MASK1 (ページ=0x00 アドレス=0x3C) [リセット=BFh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり INT_MASK1 (ページ=0x00 アドレス=0x3C) [リセット=BFh] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 予約済み RW 2h 予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり 7-6 予約済み RW 2h 予約済み 7-6予約済みRW2h予約済み 5 IM_LDC RW 1h 負荷診断完了 0h = マスクなし 1h = マスクあり 5 IM_LDC IM_LDCRW1h負荷診断完了 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 4-3 IM_LDMODE[1:0] RW 3h スピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 4-3 IM_LDMODE[1:0] IM_LDMODE[1:0]RW3hスピーカ負荷 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 0h = マスクなし 1h = 開放負荷検出をマスク 2h = 短絡負荷検出をマスク 3h = 両方をマスク 2-11 予約済み RW 1h 予約済み 2-11予約済みRW1h予約済み 0 IM_VBATLIM RW 1h ゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり 0 IM_VBATLIM IM_VBATLIMRW1hゲイン・リミッタ・アクティブ割り込み 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり INT_MASK4 (ページ=0x00 アドレス=0x3D) [リセット=DFh] ビット フィールド タイプ リセット 説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み INT_MASK4 (ページ=0x00 アドレス=0x3D) [リセット=DFh] ビット フィールド タイプ リセット 説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み ビット フィールド タイプ リセット 説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み ビット フィールド タイプ リセット 説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み ビット フィールド タイプ リセット 説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み 7 IM_PLL_CLK RW 1h 内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 7 IM_PLL_CLK IM_PLL_CLKRW1h内部 PLL 派生クロック・エラー・マスク 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 6 予約済み RW 1h 予約済み 6予約済みRW1h予約済み 5 IM_VBAT1S_UVLO RW 0h VBAT1S が低電圧 0h = マスクなし 1h = マスクあり 5 IM_VBAT1S_UVLO IM_VBAT1S_UVLORW0hVBAT1S が低電圧 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 4-0 予約済み RW 1Fh 予約済み 4-0予約済みRW1Fh予約済み INT_MASK2 (ページ=0x00 アドレス=0x40) [リセット=F6h] ビット フィールド タイプ リセット 説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり INT_MASK2 (ページ=0x00 アドレス=0x40) [リセット=F6h] ビット フィールド タイプ リセット 説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり 7 IM_TO105 RW 1h 105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 7 IM_TO105 IM_TO105RW1h105℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 0h=マスクなし 1h=マスクあり 6 IM_TO115 RW 1h 115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 6 IM_TO115 IM_TO115RW1h115℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 0h=マスクなし 1h=マスクあり 5 IM_TO125 RW 1h 125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 5 IM_TO125 IM_TO125RW1h125℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 0h=マスクなし 1h=マスクあり 4 IM_TO135 RW 1h 135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 4 IM_TO135 IM_TO135RW1h135℃を超える温度の割り込み。 0h=マスクなし 1h=マスクあり 0h=マスクなし 1h=マスクあり 3 IM_LDO_UV RW 0h 内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 3 IM_LDO_UV IM_LDO_UVRW0h内部 VBAT1S LDO が低電圧 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV RW 1h 内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 2 IM_LDO_OV IM_LDO_OVRW1h内部 VBAT1S LDO が過電圧 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL RW 1h 内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 1 IM_LDO_OL IM_LDO_OLRW1h内部 VBAT1S LDO が過負荷 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 0 IM_PUVLO RW 0h PVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり 0 IM_PUVLO IM_PUVLORW0hPVDD UVLO 割り込み。 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり INT_MASK3 (ページ=0x00 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり INT_MASK3 (ページ=0x00 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり 7 IM_TDTH2 RW 0h 熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 7 IM_TDTH2 IM_TDTH2RW0h熱検出スレッショルド 2 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 RW 0h 熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 6 IM_TDTH1 IM_TDTH1RW0h熱検出スレッショルド 1 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 5 IM_PVBT RW 0h PVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 5 IM_PVBT IM_PVBTRW0hPVDD - VBAT1S がスレッショルド未満 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 4 IM_BOPA RW 0h BOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 4 IM_BOPA IM_BOPARW0hBOP アクティブ割り込み 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 3 IM_BOPL3A RW 0h BOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 3 IM_BOPL3A IM_BOPL3ARW0hBOP レベル 3 検出割り込み 0h = マスクなし 1h = マスク 0h = マスクなし 1h = マスク 2 IM_BOPL2A RW 0h BOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 2 IM_BOPL2A IM_BOPL2ARW0hBOP レベル 2 検出割り込み 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A RW 0h BOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 1 IM_BOPL1A IM_BOPL1ARW0hBOP レベル 1 検出割り込み 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A RW 0h BOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり 0 IM_BOPL0A IM_BOPL0ARW0hBOP レベル 0 検出割り込み 0h = マスクなし 1h = マスクあり 0h = マスクなし 1h = マスクあり INT_LIVE0 (ページ=0x00 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE0 (ページ=0x00 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 7 IL_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 7IL_BOPMR0hBOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 6 IL_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6IL_BOPIHR0hBOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 5 IL_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5IL_LIMMAR0hリミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 4 IL_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4IL_PBIPR0hリミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 3 IL_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3IL_LIMAR0hリミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 2 IL_TDMCE R 0h TDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2IL_TDMCER0hTDM クロック誤差要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1IL_OCR0h過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0IL_OTR0h過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE1 (ページ=0x00 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり INT_LIVE1 (ページ=0x00 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 IL_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6IL_OTPCRCR0hOTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5-3 予約済み R 0h 予約済み 5-3予約済みR0h予約済み 2 IL_NGA R 0h ノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 2IL_NGAR0hノイズ・ゲート・アクティブ・フラグ 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 0h = ノイズ・ゲート未検出 1h = ノイズ・ゲート検出 1 予約済み R 0h 予約済み 1予約済みR0h予約済み 0 IL_VBATLIM R 0h ゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり 0IL_VBATLIMR0hゲイン・リミッタ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり INT_LIVE1_0 (ページ=0x00 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み INT_LIVE1_0 (ページ=0x00 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み 7 IL_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 7IL_PLL_CLKR0h内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 予約済み R 0h 予約済み 6予約済みR0h予約済み 5 IL_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 5IL_VBAT1S_UVLOR0hVBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 4-0 予約済み R 0h 予約済み 4-0予約済みR0h予約済み INT_LIVE2 (ページ=0x00 アドレス=0x47) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE2 (ページ=0x00 アドレス=0x47) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 7 IL_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 7IL_TO105R0h105℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 6 IL_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 6IL_TO115R0h115℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 5 IL_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 5IL_TO125R0h125℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 4 IL_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 4IL_TO135R0h135℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 3 IL_LDO_UV R 0h VBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 3IL_LDO_UVR0hVBAT1S 内部 LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2 IL_LDO_OV R 0h VBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 2IL_LDO_OVR0hVBAT1S 内部 LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1 IL_LDO_OL R 0h VBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 1IL_LDO_OLR0hVBAT1S 内部 LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0 IL_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0IL_PUVLOR0hPVDD UVLO 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 INT_LIVE3 (ページ=0x00 アドレス=0x48) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり INT_LIVE3 (ページ=0x00 アドレス=0x48) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 7 IL_TDTH2 R 0h 熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 7IL_TDTH2R0h熱検出スレッショルド 2 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 0h = 割り込みなし 1h = 割り込みあり - デバイスはシャットダウン中 デバイスはシャットダウン中 6 IL_TDTH1 R 0h 熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 6IL_TDTH1R0h熱検出スレッショルド 1 アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 5 IL_PVBT R 0h PVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 5IL_PVBTR0hPVDD -VBAT1S はスレッショルド・フラグを下回る 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 4 IL_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 4IL_BOPAR0hBOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 3 IL_BOPL3A R 0h BOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 3IL_BOPL3AR0hBOP レベル 3 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 2 IL_BOPL2A R 0h BOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 2IL_BOPL2AR0hBOP レベル 2 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 1 IL_BOPL1A R 0h BOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 1IL_BOPL1AR0hBOP レベル 1 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 0 IL_BOPL0A R 0h BOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0IL_BOPL0AR0hBOP レベル 0 検出フラグ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり INT_LTCH0 (ページ=0x00 アドレス=0x49) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり INT_LTCH0 (ページ=0x00 アドレス=0x49) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 7 IR_BOPM R 0h BOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 7IR_BOPMR0hBOP のミュート要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 6 IR_BOPIH R 0h BOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6IR_BOPIHR0hBOP の無限ホールド要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 5 IR_LIMMA R 0h リミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5IR_LIMMAR0hリミッタの最大減衰要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 4 IR_PBIP R 0h リミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 4IR_PBIPR0hリミッタの変曲点以下となった PVDD 要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 3 IR_LIMA R 0h リミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 3IR_LIMAR0hリミッタ・アクティブ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 2 IR_TDMCE R 0h TDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 2IR_TDMCER0hTDM クロック・エラー要因の割り込み (クロック・エラーの種類は INT_LTCH4 レジスタで確認可能) 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 1 IR_OC R 0h 過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 1IR_OCR0h過電流エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 0 IR_OT R 0h 過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0IR_OTR0h過熱エラー要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり INT_LTCH1 (ページ=0x00 アドレス=0x4A) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり INT_LTCH1 (ページ=0x00 アドレス=0x4A) [リセット=00h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 IR_OTPCRC R 0h OTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 6IR_OTPCRCR0hOTP CRC エラー・フラグ要因の割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 5 IR_LDC R 0h 負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 5IR_LDCR0h負荷診断完了要因の割り込み 0h = 未完了 1h = 完了 0h = 未完了 1h = 完了 4-3 IR_LDMODE[1:0] R 0h 負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 4-3IR_LDMODE[1:0]R0h負荷診断モードのフォルト・ステータス要因の割り込み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 0h = 通常負荷 1h = オープン負荷を検出 2h = 短絡負荷を検出 3h = 予約済み 2-1 予約済み R 0h 予約済み 2-1予約済みR0h予約済み 0 IR_VBATLIM R 0h ゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり 0IR_VBATLIMR0hゲイン・リミッタの割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり INT_LTCH1_0 (ページ=0x00 アドレス=0x4B) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み INT_LTCH1_0 (ページ=0x00 アドレス=0x4B) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み 7 IR_PLL_CLK R 0h 内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 7IR_PLL_CLKR0h内部 PLL クロック・エラー 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 6 予約済み R 0h 予約済み 6予約済みR0h予約済み 5 IR_VBAT1S_UVLO R 0h VBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 5IR_VBAT1S_UVLOR0hVBAT1S が低電圧 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 4-0 予約済み R 0h 予約済み 4-0予約済みR0h予約済み INT_LTCH2 (ページ=0x00 アドレス=0x4F) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり INT_LTCH2 (ページ=0x00 アドレス=0x4F) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり 7 IR_TO105 R 0h 105℃を超える温度 0h=割り込みなし 1h=割り込みあり 7IR_TO105R0h105℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 6 IR_TO115 R 0h 115℃を超える温度 0h=割り込みなし 1h=割り込みあり 6IR_TO115R0h115℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 5 IR_TO125 R 0h 125℃を超える温度 0h=割り込みなし 1h=割り込みあり 5IR_TO125R0h125℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 4 IR_TO135 R 0h 135℃を超える温度 0h=割り込みなし 1h=割り込みあり 4IR_TO135R0h135℃を超える温度 0h=割り込みなし 1h=割り込みあり 0h=割り込みなし 1h=割り込みあり 3 IR_LDO_UV R 0h 内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 3IR_LDO_UVR0h内部 VBAT1S LDO が低電圧 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 2 IR_LDO_OV R 0h 内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 2IR_LDO_OVR0h内部 VBAT1S LDO が過電圧 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 1 IR_LDO_OL R 0h 内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 1IR_LDO_OLR0h内部 VBAT1S LDO が過負荷 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 0 IR_PUVLO R 0h PVDD UVLO 0h = 割り込みなし 1h = 割り込みあり 0IR_PUVLOR0hPVDD UVLO 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり INT_LTCH3 (ページ=0x00 アドレス=0x50) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり INT_LTCH3 (ページ=0x00 アドレス=0x50) [リセット=00h] ビット フィールド タイプ リセット 説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり 7 IR_TDTH2 R 0h 熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 7IR_TDTH2R0h熱検出スレッショルド 2 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 6 IR_TDTH1 R 0h 熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 6IR_TDTH1R0h熱検出スレッショルド 1 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 5 IR_PVBT R 0h PVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 5IR_PVBTR0hPVDD-VBAT1S がスレッショルドを下回ることによる割り込み 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 4 IR_BOPA R 0h BOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 4IR_BOPAR0hBOP アクティブ・フラグ 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 3 IR_BOPL3A R 0h BOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 3IR_BOPL3AR0hBOP レベル 3 検出 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 2 IR_BOPL2A R 0h BOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 2IR_BOPL2AR0hBOP レベル 2 検出 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 1 IR_BOPL1A R 0h BOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 1IR_BOPL1AR0hBOP レベル 1 検出 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり 0 IR_BOPL0A R 0h BOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり 0IR_BOPL0AR0hBOP レベル 0 検出 0h = 割り込みなし 1h = 割り込みあり 0h = 割り込みなし 1h = 割り込みあり INT_LTCH4 (ページ=0x00 アドレス=0x51) [リセット=00h] ビット フィールド タイプ リセット 説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される INT_LTCH4 (ページ=0x00 アドレス=0x51) [リセット=00h] ビット フィールド タイプ リセット 説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される ビット フィールド タイプ リセット 説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される ビット フィールド タイプ リセット 説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される ビット フィールド タイプ リセット 説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-3 予約済み R 0h 予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 7-3 予約済み R 0h 予約済み 7-3予約済みR0h予約済み 2 IR_TDMCEIR R 0h TDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 2IR_TDMCEIRR0hTDM クロック・エラーの種類 = SBCLK 比またはサンプリング・レートが無効 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 1 IR_TDMCEFC R 0h TDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 1IR_TDMCEFCR0hTDM クロック・エラーの種類 = サンプリング・レートはオンザフライで変更 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0b = TDM クロック・エラー中に検出される 1b = TDM クロック・エラー中は検出されない 0 IR_TDMCERC R 0h TDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 0IR_TDMCERCR0hTDM クロック・エラーの種類 = SBCLK 比はオンザフライで変更 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される 0b = TDM クロック・エラー中は検出されない 1b = TDM クロック・エラー中に検出される VBAT_MSB (ページ=0x00 アドレス=0x52) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 VBAT_MSB (ページ=0x00 アドレス=0x52) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 ビット フィールド タイプ リセット 説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 ビット フィールド タイプ リセット 説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 ビット フィールド タイプ リセット 説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 7-0 VBAT1S_CNV[11:4] R 0h SAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 7-0VBAT1S_CNV[11:4]R0hSAR ADC VBAT1S 変換の MSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 {hex2dec(VBAT1S_CNV[11:0])}/128 VBAT_LSB (ページ=0x00 アドレス=0x53) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み VBAT_LSB (ページ=0x00 アドレス=0x53) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み 7-4 VBAT1S_CNV[3:0] R 0h SAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 7-4VBAT1S_CNV[3:0]R0hSAR ADC VBAT1S 変換の LSB を返します。{hex2dec(VBAT1S_CNV[11:0])}/128 {hex2dec(VBAT1S_CNV[11:0])}/128 3-0 予約済み R 0h 予約済み 3-0予約済みR0h予約済み PVDD_MSB (ページ=0x00 アドレス=0x54) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 PVDD_MSB (ページ=0x00 アドレス=0x54) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 ビット フィールド タイプ リセット 説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 ビット フィールド タイプ リセット 説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 ビット フィールド タイプ リセット 説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 7-0 PVDD_CNV[11:4] R 0h SAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 7-0PVDD_CNV[11:4]R0hSAR ADC PVDD 変換の MSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 {hex2dec(PVDD_CNV[11:0])}/64 PVDD_LSB (ページ=0x00 アドレス=0x55) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み PVDD_LSB (ページ=0x00 アドレス=0x55) [リセット=00h] ビット フィールド タイプ リセット 説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み 7-4 PVDD_CNV[3:0] R 0h SAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 7-4PVDD_CNV[3:0]R0hSAR ADC PVDD 変換の LSB を返します。{hex2dec(PVDD_CNV[11:0])}/64 {hex2dec(PVDD_CNV[11:0])}/64 3-0 予約済み R 0h 予約済み 3-0予約済みR0h予約済み TEMP (ページ=0x00 アドレス=0x56) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 TEMP (ページ=0x00 アドレス=0x56) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 ビット フィールド タイプ リセット 説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 ビット フィールド タイプ リセット 説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 ビット フィールド タイプ リセット 説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 7-0 TMP_CNV[7:0] R 0h SAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 7-0TMP_CNV[7:0]R0hSAR ADC 温度センサの変換を返します。{hex2dec(TMP_CNV[7:0])} - 95 {hex2dec(TMP_CNV[7:0])} - 95 INT_CLK_CFG (ページ=0x00 アドレス=0x5C) [リセット=19h] ビット フィールド タイプ リセット 説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms INT_CLK_CFG (ページ=0x00 アドレス=0x5C) [リセット=19h] ビット フィールド タイプ リセット 説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms ビット フィールド タイプ リセット 説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms ビット フィールド タイプ リセット 説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms ビット フィールド タイプ リセット 説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms 7 CLK_PWR_UD_EN RW 0h クロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 7CLK_PWR_UD_ENRW0hクロック・ベースのデバイスのパワーアップ / パワーダウン機能 0h=ディセーブル 1h=イネーブル 0h=ディセーブル 1h=イネーブル 6 DIS_CLK_HALT RW 0h クロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 6DIS_CLK_HALTRW0hクロック停止タイマ 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 0h = クロック誤差の検出後に、クロック停止検出をイネーブルする 1h = クロック誤差の検出後に、クロック停止検出をディセーブルする 5-3 CLK_HALT_TIMER[2:0] RW 3h クロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 5-3CLK_HALT_TIMER[2:0]RW3hクロック停止タイマの値 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 0h = 820μs 1h = 3.27ms 2h = 26.21ms 3h = 52.42ms 4h = 104.85ms 5h = 209.71ms 6h = 419.43ms 7h = 838.86ms 2 INT_LTCH_CLR RW 0h 割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 2INT_LTCH_CLRRW0h割り込みラッチ・レジスタのクリア 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 0h = クリアしない 1h = クリアする (セルフ・クリーニング・ビット) 1-0 IRQZ_PIN_CFG[1:0] RW 1h IRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms 1-0IRQZ_PIN_CFG[1:0]RW1hIRQZ 割り込み構成。IRQZ のアサート条件 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms 0h = マスクされていない状態でのライブ割り込み時 1h = マスクされていない状態でのラッチ割り込み時 2h = マスクされていない状態でのライブ割り込みイベント時に 1 回だけ 2～4ms 3h = マスクされていない状態でのラッチ割り込み時の 4ms ごとに 2～4ms MISC_CFG3 (ページ=0x00 アドレス=0x5D) [リセット=80h] ビット フィールド タイプ リセット 説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み MISC_CFG3 (ページ=0x00 アドレス=0x5D) [リセット=80h] ビット フィールド タイプ リセット 説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み 7 IRQZ_POL RW 1h 割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 7IRQZ_POLRW1h割り込み時の IRQZ ピンの極性 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 0h = アクティブ High (IRQ) 1h = アクティブ Low (IRQZ) 6-4 予約済み RW 0h 予約済み 6-4予約済みRW0h予約済み 3-2 YB_BOP_CTRL[1:0] RW 0h このレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3-2YB_BOP_CTRL[1:0]RW0hこのレジスタは、BOP_SRC=0 のときに PVDD にシフトする BOP レベル、Y ブリッジ、BYP_EN パッドの条件を選択します 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 0h = BOP LVL0 が検出されると PVDD にシフト 1h = BOP LVL1 か LVL0 が検出されると PVDD にシフト 2h = BOP LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 3h = BOP LVL3 か LVL2 か LVL1 か LVL0 が検出されると PVDD にシフト 1-0 予約済み RW 0h 予約済み 1-0予約済みRW0h予約済み CLOCK_CFG (ページ = 0x00 アドレス = 0x60) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み CLOCK_CFG (ページ = 0x00 アドレス = 0x60) [リセット = 0Dh] ビット フィールド タイプ リセット 説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 予約済み R 0h 予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み 7-6 予約済み R 0h 予約済み 7-6予約済みR0h予約済み 5-2 SAMP_RATIO[3:0] RW 3h AUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 5-2SAMP_RATIO[3:0]RW3hAUTO_RATE = 1 (ディセーブル) の場合の SBCLK と FSYNC の比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh-0Fh = 予約済み 1-0 予約済み RW 1h 予約済み 1-0予約済みRW1h予約済み IDLE_IND (ページ=0x00 アドレス=0x63) [リセット=48] ビット フィールド タイプ リセット 説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み IDLE_IND (ページ=0x00 アドレス=0x63) [リセット=48] ビット フィールド タイプ リセット 説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み ビット フィールド タイプ リセット 説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み ビット フィールド タイプ リセット 説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み ビット フィールド タイプ リセット 説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 6-0 予約済み RW 48h 予約済み 7 IDLE_IND RW 0h アイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 7IDLE_INDRW0hアイドル・チャネル Class-D 出力電流の最適化 0h = 15μH 以上のインダクタに使用 1h = 5μH のインダクタに使用 0h = 15μH 以上のインダクタに使用 6-0 予約済み RW 48h 予約済み 6-0予約済みRW48h予約済み SAR_SAMP (ページ=0x00 アドレス=0x64) [リセット=84h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み SAR_SAMP (ページ=0x00 アドレス=0x64) [リセット=84h] ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み ビット フィールド タイプ リセット 説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 予約済み RW 2h 予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み 7-6 予約済み RW 2h 予約済み 7-6予約済みRW2h予約済み 5-4 SAR_SAMP_TIME[1:0] RW 0h サンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 5-4SAR_SAMP_TIME[1:0]RW0hサンプリング時間と ADC フィルタ周波数 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 0h = 1.3μs、フィルタはディセーブル 1h = 4.1μs、300kHz 2h = 12.1μs、150kHz 3h = 24.2μs、50kHz 3-0 予約済み RW 4h 予約済み 3-0予約済みRW4h予約済み MISC_CFG4 (ページ=0x00 アドレス=0x65) [リセット=08] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み MISC_CFG4 (ページ=0x00 アドレス=0x65) [リセット=08] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 予約済み RW 0h 予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み 7-4 予約済み RW 0h 予約済み 7-4予約済みRW0h予約済み 3 LDG_CLK RW 1h 負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 3LDG_CLKRW1h負荷診断用クロック・ソース 0h = 外部 TDM 1h = 内部発振器 0h = 外部 TDM 1h = 内部発振器 2-1 LDG_AVG[1:0] RW 0h V/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 2-1LDG_AVG[1:0]RW0hV/I データの平均化時間 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0h = 5ms 1h = 10ms 2h = 50ms 3h = 100ms 0 予約済み RW 0h 予約済み 0予約済みRW0h予約済み IDLE_CFG (ページ=0x00 アドレス=0x67) [リセット=00h] ビット フィールド タイプ リセット 説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms IDLE_CFG (ページ=0x00 アドレス=0x67) [リセット=00h] ビット フィールド タイプ リセット 説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms ビット フィールド タイプ リセット 説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms ビット フィールド タイプ リセット 説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms ビット フィールド タイプ リセット 説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-2 予約済み R 00h 予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms 7-2 予約済み R 00h 予約済み 7-2予約済みR00h予約済み 1-0 ID_CH_HYST_TIME[1:0] RW 0h アイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms 1-0ID_CH_HYST_TIME[1:0]RW0hアイドル・チャネルのヒステリシス・タイマ。 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms 0h = 50ms 1h = 100ms 2h = 200ms 3h = 1000ms CLK_CFG (ページ = 0x00 アドレス = 0x68) [リセット = 7Fh] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 CLK_CFG (ページ = 0x00 アドレス = 0x68) [リセット = 7Fh] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6-3 FS_RATIO[3:0] R Fh 検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 6-3FS_RATIO[3:0]RFh検出された SBCLK と FSYNC の比率。 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 00h = 16 01h = 24 02h = 32 03h = 48 04h = 64 05h = 96 06h = 128 07h = 192 08h = 256 09h = 384 0Ah = 512 0Bh = 125 0Ch = 250 0Dh = 500 0Eh =予約済み 0F = 無効な比率 2-0 FS_RATE[2:0] R 7h TDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 2-0FS_RATE[2:0]R7hTDM バスの検出サンプル・レート。 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 0h～3h = 予約済み 4h = 44.1/48kHz 5h = 88.2/96 kHz 6h = 予約済み 7h = エラー状態 LV_EN_CFG (ページ=0x00 アドレス=0x6A) [リセット=12h] ビット フィールド タイプ リセット 説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V LV_EN_CFG (ページ=0x00 アドレス=0x6A) [リセット=12h] ビット フィールド タイプ リセット 説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V ビット フィールド タイプ リセット 説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V ビット フィールド タイプ リセット 説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V ビット フィールド タイプ リセット 説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V 7-6 CDS_DLY[1:0] RW 0h 入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 7-6CDS_DLY[1:0]RW0h入力信号に対する Class-D Y ブリッジのスイッチングの遅延 (1/fs) 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) s 0h = 8.1 (NG イネーブル、48ksps)、6.1 (NG ディセーブル、48ksps) 0h = 12.6 (NG イネーブル、96ksps), 9.6 (NG ディセーブル、96ksps) 1h = 7.1 (NG イネーブル、48ksps)、5.1 (NG ディセーブル、48ksps) 1h = 10.6 (NG イネーブル、96ksps)、7.6 (NG ディセーブル、96ksps) 2h = 6.1 (NG イネーブル、48ksps)、4.1 (NG ディセーブル、48ksps) 2h = 8.5 (NG イネーブル、96ksps)、5.6 (NG ディセーブル、96ksps) 3h = 5.6 (NG イネーブル、48ksps)、3.6 (NG ディセーブル、48ksps) 3h = 7.6 (NG イネーブル、96ksps)、4.6 (NG ディセーブル、96ksps) 5-4 LVS_DLY[1:0] RW 1h 入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 5-4LVS_DLY[1:0]RW1h入力信号に対する BYP_EN 信号伝送の遅延 (1/fs) 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) s 0h = 7.8 (NG イネーブル、48ksps)、5.8 (NG ディセーブル、48ksps) 0h = 12.1 (NG イネーブル、96ksps)、9.1 (NG ディセーブル、96ksps) 1h = 6.8 (NG イネーブル、48ksps)、4.8 (NG ディセーブル、48ksps) 1h = 10.1 (NG イネーブル、96ksps)、7.1 (NG ディセーブル、96ksps) 2h = 5.8 (NG イネーブル、48ksps)、3.8 (NG ディセーブル、48ksps) 2h = 8.1 (NG イネーブル、96ksps)、5.1 (NG ディセーブル、96ksps) 3h = 5.1 (NG イネーブル、48ksps)、3.1 (NG ディセーブル、48ksps) 3h = 6.6 (NG イネーブル、96ksps)、3.6 (NG ディセーブル、96ksps) 3-0 LVS_RTH[3:0] RW 2h 低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V 3-0LVS_RTH[3:0]RW2h低電圧信号伝送 (LVS) の相対スレッショルド。ヘッドルームは VBAT1S 電源を基準とします。 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V 0h = 0.5V 1h = 0.6V 2h = 0.7V ... Eh = 1.9V Fh = 2V NG_CFG2 (ページ=0x00 アドレス=0x6B) [リセット=43h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み NG_CFG2 (ページ=0x00 アドレス=0x6B) [リセット=43h] ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0h 予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み 7 予約済み R 0h 予約済み 7予約済みR0h予約済み 6 CONV_VBAT RW 1h BOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 6CONV_VBATRW1hBOP ソースが PVDD の場合の VBAT1S の変換 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 0h = VBAT1S の変換なし 1h = SAR により VBAT1S の変換を実行 5-3 予約済み RW 0h 予約済み 5-3予約済みRW0h予約済み 2 NGFR_EN RW 0h ノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 2NGFR_ENRW0hノイズ・ゲートの高分解能レジスタ・モード 0h=ディセーブル 1h=イネーブル 0h=ディセーブル 1h=イネーブル 1-0 予約済み RW 3h 予約済み 1-0予約済みRW3h予約済み NG_CFG3 (ページ=0x00 アドレス=0x6C) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG3 (ページ=0x00 アドレス=0x6C) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。NGLVL ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} 7-0 NGFR_LVL[23:16] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} 7-0NGFR_LVL[23:16]RW00hdec2hex{round{ 10^(NGLVL)/20)]*2^23}NGLVL NG_CFG4 (ページ=0x00 アドレス=0x6D) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG4 (ページ=0x00 アドレス=0x6D) [リセット=00h] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。NGLVL ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} 7-0 NGFR_LVL[15:8] RW 00h dec2hex{round{ 10^(NGLVL)/20)]*2^23} 7-0NGFR_LVL[15:8]RW00hdec2hex{round{ 10^(NGLVL)/20)]*2^23}NGLVL NG_CFG5 (ページ=0x00 アドレス=0x6E) [リセット=1Ah] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} NG_CFG5 (ページ=0x00 アドレス=0x6E) [リセット=1Ah] ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。 ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} ノイズ・ゲートの高分解能スレッショルドのプログラマブル・ビットをレベル NGLVL (dBFS) に設定。デフォルトは -110dBFS。NGLVL ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} ビット フィールド タイプ リセット 説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} 7-0 NGFR_LVL[7:0] RW 1Ah dec2hex{round{ 10^(NGLVL)/20)]*2^23} 7-0NGFR_LVL[7:0]RW1Ahdec2hex{round{ 10^(NGLVL)/20)]*2^23}NGLVL NG_CFG6 (ページ=0x00 アドレス=0x6F) [リセット=00h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) NG_CFG6 (ページ=0x00 アドレス=0x6F) [リセット=00h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。NGHYS1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 7-0 NGFR_HYST[18:11] RW 0h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 7-0NGFR_HYST[18:11]RW0hdec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) NGHYSsfs=サンプリング・レート (kHz)s NG_CFG7 (ページ=0x00 アドレス=0x70) [リセット=96h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 例： NGFR_HYST[15:0] は、最後の 3 ビット (000) が破棄された 19 ビット処理の結果です 50ms と 48ksps の場合の式は以下のとおりです。 dec2bin[50*48,19]=dec2bin[2400,19]=0000000100101100000 結果：レジスタ 0x6F で 01h、レジスタ 0x70 で 2Ch。 NG_CFG7 (ページ=0x00 アドレス=0x70) [リセット=96h] ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 例： NGFR_HYST[15:0] は、最後の 3 ビット (000) が破棄された 19 ビット処理の結果です 50ms と 48ksps の場合の式は以下のとおりです。 dec2bin[50*48,19]=dec2bin[2400,19]=0000000100101100000 結果：レジスタ 0x6F で 01h、レジスタ 0x70 で 2Ch。 ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。 1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) ノイズ・ゲートの高分解能ヒステリシスのプログラマブル・ビットを値 NGHYS (ms) に設定します。NGHYS1ms 以上に設定することを推奨します。 ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) ビット フィールド タイプ リセット 説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 7-0 NGFR_HYST[10:3] RW 96h dec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) 7-0NGFR_HYST[10:3]RW96hdec2bin[(NGHYS*fs),19]fs=サンプリング・レート (kHz) NGHYSsfs=サンプリング・レート (kHz)s 例： NGFR_HYST[15:0] は、最後の 3 ビット (000) が破棄された 19 ビット処理の結果です 50ms と 48ksps の場合の式は以下のとおりです。 dec2bin[50*48,19]=dec2bin[2400,19]=0000000100101100000 結果：レジスタ 0x6F で 01h、レジスタ 0x70 で 2Ch。 例：例NGFR_HYST[15:0] は、最後の 3 ビット (000) が破棄された 19 ビット処理の結果です50ms と 48ksps の場合の式は以下のとおりです。 dec2bin[50*48,19]=dec2bin[2400,19]=0000000100101100000 dec2bin[50*48,19]=dec2bin[2400,19]=0000000100101100000 000 結果：レジスタ 0x6F で 01h、レジスタ 0x70 で 2Ch。結果 PVDD_UVLO (ページ=0x00 アドレス=0x71) [リセット=02h] Y ブリッジを使用する場合 (PWR_MODE1 など)、PVDD UVLO スレッショルドを VBAT1S レベルより 2.5V 高く設定する必要があります。 ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V PVDD_UVLO (ページ=0x00 アドレス=0x71) [リセット=02h] Y ブリッジを使用する場合 (PWR_MODE1 など)、PVDD UVLO スレッショルドを VBAT1S レベルより 2.5V 高く設定する必要があります。 ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V Y ブリッジを使用する場合 (PWR_MODE1 など)、PVDD UVLO スレッショルドを VBAT1S レベルより 2.5V 高く設定する必要があります。 ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V Y ブリッジを使用する場合 (PWR_MODE1 など)、PVDD UVLO スレッショルドを VBAT1S レベルより 2.5V 高く設定する必要があります。 ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V ビット フィールド タイプ リセット 説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 予約済み RW 0h 予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V 7-6 予約済み RW 0h 予約済み 7-6予約済みRW0h予約済み 5-0 PVDD_UVLO_TH[5:0] RW 02h PVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V 5-0PVDD_UVLO_TH[5:0]RW02hPVDD UVLO スレッショルド 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V 00h = 1.753V 01h = 2.09V 02h = 2.428V ........... 3Fh = 23V DMD (ページ = 0x00 アドレス = 0x73) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み DMD (ページ = 0x00 アドレス = 0x73) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み ビット フィールド タイプ リセット 説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み ビット フィールド タイプ リセット 説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み ビット フィールド タイプ リセット 説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み 7-6 DEM_CTRL[1:0] R 0h DAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 7-6DEM_CTRL[1:0]R0hDAC の MSB と LSB DEM のイネーブル / ディセーブル制御 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 0h = MSB イネーブル、LSB = イネーブル 1h = MSB イネーブル、LSB = ディセーブル 2h = MSB ディセーブル、LSB = イネーブル 3h = MSB ディセーブル、LSB = ディセーブル - 超音波の使用事例に推奨 5 DIS_DITH RW 0h DAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 5DIS_DITHRW0hDAC MSB 変調器のディザー制御 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 0h = イネーブル 1h = ディセーブル - 超音波の使用事例に推奨 4-0 予約済み R 00 予約済み 4-0予約済みR00予約済み I2C_CKSUM (ページ=0x00 アドレス=0x7E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 I2C_CKSUM (ページ=0x00 アドレス=0x7E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 ビット フィールド タイプ リセット 説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 ビット フィールド タイプ リセット 説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 ビット フィールド タイプ リセット 説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 7-0 I2C_CKSUM[7:0] RW 0h I2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。 7-0I2C_CKSUM[7:0]RW0hI2C チェックサムを返します。このレジスタに書き込むことにより、チェックサムを書き込まれた値にリセットします。このレジスタは、すべてのブックとページ上にある他のレジスタに書き込むたびに更新されます。2 BOOK (ページ = 0x00 アドレス = 0x7F) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 BOOK (ページ = 0x00 アドレス = 0x7F) [リセット = 00h] ビット フィールド タイプ リセット 説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 ビット フィールド タイプ リセット 説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 ビット フィールド タイプ リセット 説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 ビット フィールド タイプ リセット 説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 7-0 BOOK[7:0] RW 0h デバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 7-0BOOK[7:0]RW0hデバイスのブックを設定します。 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 00h = ブック 0 01h = ブック 1 ... FFh = ブック 255 INIT_0 (ページ=0x01 アドレス=0x17) [リセット=D0h] ビット フィールド タイプ リセット 説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み INIT_0 (ページ=0x01 アドレス=0x17) [リセット=D0h] ビット フィールド タイプ リセット 説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-5 予約済み RW 6h 予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み 7-5 予約済み RW 6h 予約済み 7-5予約済みRW6h予約済み 4 CMP_HYST_LP RW 1h 低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 4CMP_HYST_LPRW1h低消費電力の Class-D コンパレータに対する依存 0h=ディセーブル 1h=イネーブル 0h=ディセーブル 1h=イネーブル 3 SAR_IDLE RW 0h SAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 3SAR_IDLERW0hSAR へのアイドル・チャネルの相互動作 0h=イネーブル 1h=ディセーブル 0h=イネーブル 1h=ディセーブル 2-0 予約済み RW 0h 予約済み 2-0予約済みRW0h予約済み LSR (ページ=0x01 アドレス=0x19) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み LSR (ページ=0x01 アドレス=0x19) [リセット=40h] ビット フィールド タイプ リセット 説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み ビット フィールド タイプ リセット 説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 予約済み R 0b 予約済み 6 EN_LLSR RW 1h 変調 0h = LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み 7 予約済み R 0b 予約済み 7予約済みR0b予約済み 6 EN_LLSR RW 1h 変調 6EN_LLSRRW1h変調 0h = LSR 0h = LSR 1h=リニア LSR 1h=リニア LSR 5-0 予約済み R 00h 予約済み 5-0予約済みR00h予約済み INIT_1 (ページ=0x01 アドレス=0x21) [リセット=08h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み INIT_1 (ページ=0x01 アドレス=0x21) [リセット=08h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 予約済み R 0h 予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み 7-4 予約済み R 0h 予約済み 7-4予約済みR0h予約済み 3 HSCMP_EN RW 0h Class-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 3HSCMP_ENRW0hClass-D コンパレータの電圧ヒステリシス 0h =イネーブル 1h = ディスエーブル 0h =イネーブル 1h = ディスエーブル 2-0 予約済み R 0h 予約済み 2-0予約済みR0h予約済み INIT_2 (ページ=0x01 アドレス=0x35) [リセット=75h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 INIT_2 (ページ=0x01 アドレス=0x35) [リセット=75h] ビット フィールド タイプ リセット 説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 ビット フィールド タイプ リセット 説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 ビット フィールド タイプ リセット 説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 ビット フィールド タイプ リセット 説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 予約済み R 7h 予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 7-4 予約済み R 7h 予約済み 7-4予約済みR7h予約済み 3-0 BIAS_NOISE RW 5h ノイズを改善するための設定 3-0BIAS_NOISERW5hノイズを改善するための設定 INT_LDO (ページ=0x01 アドレス=0x36) [リセット=08h] ビット フィールド タイプ リセット 説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み INT_LDO (ページ=0x01 アドレス=0x36) [リセット=08h] ビット フィールド タイプ リセット 説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み ビット フィールド タイプ リセット 説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み ビット フィールド タイプ リセット 説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み ビット フィールド タイプ リセット 説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み 7-6 INT_LDO_SET[1:0] RW 0h 内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 7-6INT_LDO_SET[1:0]RW0h内部 LDO の設定 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 0h = ページ 0x00h のレジスタ 04h で設定 1h = 外部電源を強制的に使用、VBAT1S LDO はディセーブル 2h = 内部 LDO を強制的に使用 3h = 予約済み 5-0 予約済み R 08h 予約済み 5-0予約済みR08h予約済み SDOUT_HIZ_1 (ページ=0x01 アドレス=0x3D) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_1 (ページ=0x01 アドレス=0x3D) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ1[7:0] RW 00h スロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ1[7:0]RW00hスロット 7 から 0 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_2 (ページ=0x01 アドレス=0x3E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_2 (ページ=0x01 アドレス=0x3E) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ2[7:0] RW 00h スロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ2[7:0]RW00hスロット 15 から 8 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_3 (ページ=0x01 アドレス=0x3F) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_3 (ページ=0x01 アドレス=0x3F) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ3[7:0] RW 00h スロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ3[7:0]RW00hスロット 23 から 16 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_4 (ページ=0x01 アドレス=0x40) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_4 (ページ=0x01 アドレス=0x40) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ4[7:0] RW 00h スロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ4[7:0]RW00hスロット 31 から 24 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_5 (ページ=0x01 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_5 (ページ=0x01 アドレス=0x41) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ5[7:0] RW 00h スロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ5[7:0]RW00hスロット 39 から 32 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_6 (ページ=0x01 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_6 (ページ=0x01 アドレス=0x42) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ6[7:0] RW 00h スロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ6[7:0]RW00hスロット 47 から 40 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_7 (ページ=0x01 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_7 (ページ=0x01 アドレス=0x43) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ7[7:0] RW 00h スロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ7[7:0]RW00hスロット 55 から 48 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_8 (ページ=0x01 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_8 (ページ=0x01 アドレス=0x44) [リセット=00h] ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0 SDOUT_HIZ8[7:0] RW 00h スロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 7-0SDOUT_HIZ8[7:0]RW00hスロット 63 から 56 に強制的に「0」の出力制御を設定します。SBLK 対 FSYNC の比によってスロットが有効でない場合、このレジスタはゼロとしてプログラムされます。 SDOUT_HIZ_9 (ページ=0x01 アドレス=0x45) [リセット=00h] ビット フィールド タイプ リセット 説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み SDOUT_HIZ_9 (ページ=0x01 アドレス=0x45) [リセット=00h] ビット フィールド タイプ リセット 説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み ビット フィールド タイプ リセット 説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み ビット フィールド タイプ リセット 説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み ビット フィールド タイプ リセット 説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み 7 SDOUT_FORCE_0_CNT_EN RW 0h 未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 7SDOUT_FORCE_0_CNT_ENRW0h未使用のスロットに「0」を送信する際の制御 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 0h = すべての未使用スロットに「ハイ・インピーダンス」を送信 1h = 未使用スロットは、ページ 0x01 のレジスタ 0x3D～0x44 でのプログラミングに基づき「0」を送信 6-0 予約済み RW 00h 予約済み 6-0予約済みRW00h予約済み TG_EN (ページ=0x01 アドレス=0x47) [リセット=AB] ビット フィールド タイプ リセット 説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル TG_EN (ページ=0x01 アドレス=0x47) [リセット=AB] ビット フィールド タイプ リセット 説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル ビット フィールド タイプ リセット 説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル ビット フィールド タイプ リセット 説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル ビット フィールド タイプ リセット 説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-2 予約済み R 2Ah 予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル 7-2 予約済み R 2Ah 予約済み 7-2予約済みR2Ah予約済み 1 TG_TH2 RW 1h サーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 1TG_TH2RW1hサーマル・スレッショルド 2 0h=ディセーブル 1h=イネーブル 0h=ディセーブル 1h=イネーブル 0 TG_TH1 RW 1h サーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル 0TG_TH1RW1hサーマル・スレッショルド 1 0h=ディセーブル 1h=イネーブル 0h=ディセーブル 1h=イネーブル EDGE_CTRL (ページ=0x01 アドレス=0x4C) [リセット=00h] B エッジ・レート・レジスタの説明を明確化。 yes ビット フィールド タイプ リセット 説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み EDGE_CTRL (ページ=0x01 アドレス=0x4C) [リセット=00h] B エッジ・レート・レジスタの説明を明確化。 yes B エッジ・レート・レジスタの説明を明確化。 yes B エッジ・レート・レジスタの説明を明確化。 yes Bエッジ・レート・レジスタの説明を明確化。yes ビット フィールド タイプ リセット 説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-3 予約済み 0h 予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み 7-3 予約済み 0h 予約済み 7-3予約済み0h予約済み 2-1 EDGE_CTRL[1:0] RW 0h 出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 2-1EDGE_CTRL[1:0]RW0h出力スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 00b = PVDD の範囲に基づくスルーレートの自動調整 01b = 予約済み 10b = 予約済み 11b = PVDD の全範囲で低スルーレート 0 予約済み RW 0h 予約済み 0予約済みRW0h予約済み DG_DC_VAL1 (ページ = 0x04 アドレス = 0x08) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DG_DC_VAL1 (ページ = 0x04 アドレス = 0x08) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。DC_VAL ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0 DG_DC_VAL [31:24] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0DG_DC_VAL [31:24]RW40hdec2hex{256*round[10^(DC_VAL/20)*2^23]}DC_VAL DG_DC_VAL2 (ページ = 0x04 アドレス = 0x09) [リセット = 26h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DG_DC_VAL2 (ページ = 0x04 アドレス = 0x09) [リセット = 26h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。DC_VAL ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0 DG_DC_VAL [23:16] RW 26h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0DG_DC_VAL [23:16]RW26hdec2hex{256*round[10^(DC_VAL/20)*2^23]}DC_VAL DG_DC_VAL3 (ページ = 0x04 アドレス = 0x0A) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DG_DC_VAL3 (ページ = 0x04 アドレス = 0x0A) [リセット = 40h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。DC_VAL ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0 DG_DC_VAL [15:8] RW 40h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0DG_DC_VAL [15:8]RW40hdec2hex{256*round[10^(DC_VAL/20)*2^23]}DC_VAL DC_DG_VAL4 (ページ = 0x04 アドレス = 0x0B) [リセット = 00h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_DG_VAL4 (ページ = 0x04 アドレス = 0x0B) [リセット = 00h] DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。 ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} DC_VAL (dBFS) の目標レベルのためのプログラマブル DG ビット。DC_VAL ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0 DG_DC_VAL [7:0] RW 00h dec2hex{256*round[10^(DC_VAL/20)*2^23]} 7-0DG_DC_VAL [7:0]RW00hdec2hex{256*round[10^(DC_VAL/20)*2^23]}DC_VAL LIM_TH_MAX1 (ページ=0x04 アドレス=0x0C) [リセット=68h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX1 (ページ=0x04 アドレス=0x0C) [リセット=68h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0 LIM_TH_MAX[31:24] RW 68h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0LIM_TH_MAX[31:24]RW68hdec2hex{256*round [LIM_TH_MAX*2^18]}LIM_TH_MAX LIM_TH_MAX2 (ページ=0x04 アドレス=0x0D) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX2 (ページ=0x04 アドレス=0x0D) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。LIM_TH_MAX ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0 LIM_TH_MAX[23:16] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0LIM_TH_MAX[23:16]RW00hdec2hex{256*round [LIM_TH_MAX*2^18]}LIM_TH_MAX LIM_TH_MAX3 (ページ=0x04 アドレス=0x0E) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX3 (ページ=0x04 アドレス=0x0E) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。LIM_TH_MAX ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0 LIM_TH_MAX[15:8] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0LIM_TH_MAX[15:8]RW00hdec2hex{256*round [LIM_TH_MAX*2^18]}LIM_TH_MAX LIM_TH_MAX4 (ページ=0x04 アドレス=0x0F) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} LIM_TH_MAX4 (ページ=0x04 アドレス=0x0F) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} リミッタの最大スレッショルドを LIM_TH_MAX(V) の値に設定するためのプログラマブル・ビット。LIM_TH_MAX ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0 LIM_TH_MAX[7:0] RW 00h dec2hex{256*round [LIM_TH_MAX*2^18]} 7-0LIM_TH_MAX[7:0]RW00hdec2hex{256*round [LIM_TH_MAX*2^18]}LIM_TH_MAX LIM_TH_MIN1 (ページ=0x04 アドレス=0x10) [リセット=28h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN1 (ページ=0x04 アドレス=0x10) [リセット=28h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。LIM_TH_MIN ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0 LIM_TH_MIN[31:24] RW 28h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0LIM_TH_MIN[31:24]RW28hdec2hex{256*round [LIM_TH_MIN*2^18]}LIM_TH_MIN LIM_TH_MIN2 (ページ=0x04 アドレス=0x11) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN2 (ページ=0x04 アドレス=0x11) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。LIM_TH_MIN ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0 LIM_TH_MIN[23:16] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0LIM_TH_MIN[23:16]RW00hdec2hex{256*round [LIM_TH_MIN*2^18]}LIM_TH_MIN LIM_TH_MIN3 (ページ=0x04 アドレス=0x12) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN3 (ページ=0x04 アドレス=0x12) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。LIM_TH_MIN ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0 LIM_TH_MIN[15:8] RW 00h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0LIM_TH_MIN[15:8]RW00hdec2hex{256*round [LIM_TH_MIN*2^18]}LIM_TH_MIN LIM_TH_MIN4 (ページ=0x04 アドレス=0x13) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} LIM_TH_MIN4 (ページ=0x04 アドレス=0x13) [リセット=00h] リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} リミッタの最大スレッショルドを LIM_TH_MIN(V) の値に設定するためのプログラマブル・ビット。LIM_TH_MIN ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0 LIM_TH_MIN[7:0] RW 0h dec2hex{256*round [LIM_TH_MIN*2^18]} 7-0LIM_TH_MIN[7:0]RW0hdec2hex{256*round [LIM_TH_MIN*2^18]}LIM_TH_MIN LIM_INF_PT1 (ページ=0x04 アドレス=0x14) [リセット=56h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT1 (ページ=0x04 アドレス=0x14) [リセット=56h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。LIM_INF_PT ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0 LIM_INF_PT[31:24] RW 56h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0LIM_INF_PT[31:24]RW56hdec2hex{256*round [LIM_IN_PT*2^18]}}LIM_IN_PT LIM_INF_PT2 (ページ=0x04 アドレス=0x15) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT2 (ページ=0x04 アドレス=0x15) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。LIM_INF_PT ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0 LIM_INF_PT[23:16] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0LIM_INF_PT[23:16]RW66hdec2hex{256*round [LIM_IN_PT*2^18]}}LIM_IN_PT LIM_INF_PT3 (ページ=0x04 アドレス=0x16) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT3 (ページ=0x04 アドレス=0x16) [リセット=66h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。LIM_INF_PT ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0 LIM_INF_PT[15:8] RW 66h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0LIM_INF_PT[15:8]RW66hdec2hex{256*round [LIM_IN_PT*2^18]}}LIM_IN_PT LIM_INF_PT4 (ページ=0x04 アドレス=0x17) [リセット=00h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} LIM_INF_PT4 (ページ=0x04 アドレス=0x17) [リセット=00h] リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。 ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} リミッタの変曲点を LIM_INF_PTT(V) の値に設定するプログラマブル・ビット。リミッタの変曲点を設定します。LIM_INF_PT ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0 LIM_INF_PT[7:0] RW 0h dec2hex{256*round [LIM_IN_PT*2^18]}} 7-0LIM_INF_PT[7:0]RW0hdec2hex{256*round [LIM_IN_PT*2^18]}}LIM_IN_PT LIM_SLOPE1 (ページ=0x04 アドレス=0x18) [リセット=10h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE1 (ページ=0x04 アドレス=0x18) [リセット=10h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。LIM_SLOPE ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0 LIM_SLOPE[31:24] RW 10h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0LIM_SLOPE[31:24]RW10hdec2hex{256*round [LIM_SLOPE*2^20]}LIM_SLOPE LIM_SLOPE2 (ページ=0x04 アドレス=0x19) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE2 (ページ=0x04 アドレス=0x19) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。LIM_SLOPE ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0 LIM_SLOPE[23:16] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0LIM_SLOPE[23:16]RW00hdec2hex{256*round [LIM_SLOPE*2^20]}LIM_SLOPE LIM_SLOPE3 (ページ=0x04 アドレス=0x1A) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE3 (ページ=0x04 アドレス=0x1A) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。LIM_SLOPE ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0 LIM_SLOPE[15:8] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0LIM_SLOPE[15:8]RW00hdec2hex{256*round [LIM_SLOPE*2^20]}LIM_SLOPE LIM_SLOPE4 (ページ=0x04 アドレス=0x1B) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} LIM_SLOPE4 (ページ=0x04 アドレス=0x1B) [リセット=00h] リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} リミッタ・スロープを LIM_SLOPE (V/V) 値に設定するためのプログラマブル・ビット。LIM_SLOPE ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0 LIM_SLOPE[7:0] RW 00h dec2hex{256*round [LIM_SLOPE*2^20]} 7-0LIM_SLOPE[7:0]RW00hdec2hex{256*round [LIM_SLOPE*2^20]}LIM_SLOPE TF_HLD1 (ページ=0x04 アドレス=0x1C) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD1 (ページ=0x04 アドレス=0x1C) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。TF_HLD ビット フィールド タイプ リセット 説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] 7-0 TF_ HOLD_CNT[31:24] RW 00h dec2hex[256*round (TF_HLD*9600)] 7-0TF_ HOLD_CNT[31:24]RW00hdec2hex[256*round (TF_HLD*9600)]TF_HLD TF_HLD2 (ページ=0x04 アドレス=0x1D) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD2 (ページ=0x04 アドレス=0x1D) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。TF_HLD ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] 7-0 TF_HOLD_CNT[23:16] RW 00h dec2hex[256*round (TF_HLD*9600)] 7-0TF_HOLD_CNT[23:16]RW00hdec2hex[256*round (TF_HLD*9600)]TF_HLD TF_HLD3 (ページ=0x04 アドレス=0x1E) [リセット=64h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] TF_HLD3 (ページ=0x04 アドレス=0x1E) [リセット=64h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。TF_HLD ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] 7-0 TF_HOLD_CNT[15:8] RW 64h dec2hex[256*round (TF_HLD*9600)] 7-0TF_HOLD_CNT[15:8]RW64hdec2hex[256*round (TF_HLD*9600)]TF_HLD TF_HLD4 (ページ=0x04 アドレス=0x1F) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD4 (ページ=0x04 アドレス=0x1F) [リセット=00h] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] TF_HLD[s] 値に設定されるサーマル・フォールドバック・ホールド・カウントのプログラマブル・ビット。TF_HLD ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] 7-0 TF_HOLD_CNT[7:0] RW 00h dec2hex[256*round (TF_HLD*9600)] 7-0TF_HOLD_CNT[7:0]RW00hdec2hex[256*round (TF_HLD*9600)]TF_HLD TF_RLS1 (ページ=0x04 アドレス=0x20) [リセット=40h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS1 (ページ=0x04 アドレス=0x20) [リセット=40h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。TF_RLS ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0 TF_REL_RATE[31:24] RW 40h dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0TF_REL_RATE[31:24]RW40hdec2hex{256*round[10^(TF_RLS/20)*2^22]}TF_RLS/ TF_RLS2 (ページ=0x04 アドレス=0x21) [リセット=BDh] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS2 (ページ=0x04 アドレス=0x21) [リセット=BDh] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。TF_RLS ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0 TF_REL_RATE[23:16] RW BDh dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0TF_REL_RATE[23:16]RWBDhdec2hex{256*round[10^(TF_RLS/20)*2^22]}TF_RLS TF_RLS3 (ページ=0x04 アドレス=0x22) [リセット=B8h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS3 (ページ=0x04 アドレス=0x22) [リセット=B8h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。TF_RLS ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0 TF_REL_RATE[15:8] RW B8h dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0TF_REL_RATE[15:8]RWB8hdec2hex{256*round[10^(TF_RLS/20)*2^22]}TF_RLS TF_RLS4 (ページ=0x04 アドレス=0x23) [リセット=00h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS4 (ページ=0x04 アドレス=0x23) [リセット=00h] TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS[dB/100μs] 値に設定されるサーマル・フォールドバック・リミッタのリリース・レートのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} TF_RLS ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0 TF_REL_RATE[7:0] RW 0h dec2hex{256*round[10^(TF_RLS/20)*2^22]} 7-0TF_REL_RATE[7:0]RW0hdec2hex{256*round[10^(TF_RLS/20)*2^22]}TF_RLS TF_SLOPE1 (ページ=0x04 アドレス=0x24) [リセット=04h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE1 (ページ=0x04 アドレス=0x24) [リセット=04h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。TF_SLOPE入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0 TF_LIMS[31:24] RW 04h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0TF_LIMS[31:24]RW04hdec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23}TF_SLOPE TF_SLOPE2 (ページ=0x04 アドレス=0x25) [リセット=08h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE2 (ページ=0x04 アドレス=0x25) [リセット=08h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。TF_SLOPE入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0 TF_LIMS[23:16] RW 08h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0TF_LIMS[23:16]RW08hdec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23}TF_SLOPE TF_SLOPE3 (ページ=0x04 アドレス=0x26) [リセット=89h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE3 (ページ=0x04 アドレス=0x26) [リセット=89h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。TF_SLOPE入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0 TF_LIMS[15:8] RW 89h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0TF_LIMS[15:8]RW89hdec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23}TF_SLOPE TF_SLOPE4 (ページ=0x04 アドレス=0x27) [リセット=00h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE4 (ページ=0x04 アドレス=0x27) [リセット=00h] TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。 入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} TF_SLOPE(V/℃) 値に設定されるサーマル・フォールドバック・リミッタ減衰のスロープのプログラマブル・ビット。TF_SLOPE入力レベルは 0dB と仮定しており、ゲインは 21dB です。追加の 3dB (合計 24dB) は rms からピークへの変換によるものです。 ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0 TF_LIMS[7:0] RW 0h dec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23} 7-0TF_LIMS[7:0]RW0hdec2hex{256*round {[TF_SLOPE/(10^24/20)]*2^23}TF_SLOPE TF_TEMP_TH1 (ページ=0x04 アドレス=0x28) [リセット=39h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH1 (ページ=0x04 アドレス=0x28) [リセット=39h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。TF_TEMP ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0 TF_TEMP_TH[31:24] RW 39h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0TF_TEMP_TH[31:24]RW39hdec2hex{256*round [TF_TEMP*(2^15)]}TF_TEMP TF_TEMP_TH2 (ページ=0x04 アドレス=0x29) [リセット=80h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH2 (ページ=0x04 アドレス=0x29) [リセット=80h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。TF_TEMP ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0 TF_TEMP_TH[23:16] RW 80h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0TF_TEMP_TH[23:16]RW80hdec2hex{256*round [TF_TEMP*(2^15)]}TF_TEMP TF_TEMP_TH3 (ページ=0x04 アドレス=0x2A) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH3 (ページ=0x04 アドレス=0x2A) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。TF_TEMP ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0 TF_TEMP_TH[15:8] RW 00h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0TF_TEMP_TH[15:8]RW00hdec2hex{256*round [TF_TEMP*(2^15)]}TF_TEMP TF_TEMP_TH4 (ページ=0x04 アドレス=0x2B) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP_TH4 (ページ=0x04 アドレス=0x2B) [リセット=00h] TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} TF_TEMP(℃) 値に設定されるサーマル・フォールドバック温度スレッショルドのプログラマブル・ビット。TF_TEMP ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0 TF_TEMP_TH[7:0] RW 0h dec2hex{256*round [TF_TEMP*(2^15)]} 7-0TF_TEMP_TH[7:0]RW0hdec2hex{256*round [TF_TEMP*(2^15)]}TF_TEMP TF_MAX_ATTN1 (ページ=0x04 アドレス=0x2C) [リセット=2Dh] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN1 (ページ=0x04 アドレス=0x2C) [リセット=2Dh] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0 TF_MAX_ATTN[31:24] RW 2Dh dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0TF_MAX_ATTN[31:24]RW2Dhdec2hex{256*round [(10^(-TF_ATTN/20)*2^23]}TF_ATTN TF_MAX_ATTN2 (ページ=0x04 アドレス=0x2D) [リセット=6Ah] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN2 (ページ=0x04 アドレス=0x2D) [リセット=6Ah] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0 TF_MAX_ATTN[23:16] RW 6Ah dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0TF_MAX_ATTN[23:16]RW6Ahdec2hex{256*round [(10^(-TF_ATTN/20)*2^23]}TF_ATTN TF_MAX_ATTN3 (ページ=0x04 アドレス=0x2E) [リセット=86h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN3 (ページ=0x04 アドレス=0x2E) [リセット=86h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。TF_ATTN ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0 TF_MAX_ATTN[15:7] RW 86h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0TF_MAX_ATTN[15:7]RW86hdec2hex{256*round [(10^(-TF_ATTN/20)*2^23]}TF_ATTN TF_MAX_ATTN4 (ページ=0x04 アドレス=0x2F) [リセット=00h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_MAX_ATTN4 (ページ=0x04 アドレス=0x2F) [リセット=00h] TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。 ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} TF_ATTN(dB) の減衰値に設定されるサーマル・フォールドバック最大ゲイン低減のプログラマブル・ビット。TF_ATTN ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0 TF_MAX_ATTN[7:0] RW 0h dec2hex{256*round [(10^(-TF_ATTN/20)*2^23]} 7-0TF_MAX_ATTN[7:0]RW0hdec2hex{256*round [(10^(-TF_ATTN/20)*2^23]}TF_ATTN LD_CFG0 (ページ=0x04 アドレス=0x40) [リセット=03h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG0 (ページ=0x04 アドレス=0x40) [リセット=03h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。LD_RES_UT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0 LDG_RES_UT[31:24] RW 03h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0LDG_RES_UT[31:24]RW03hdec2hex{256*round (LDG_RES_UT*(5/16)*2^14)}LDG_RES_UT LD_CFG1 (ページ=0x04 アドレス=0x41) [リセット=20h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG1 (ページ=0x04 アドレス=0x41) [リセット=20h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。LD_RES_UT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0 LDG_RES_UT[23:16] RW 20h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0LDG_RES_UT[23:16]RW20hdec2hex{256*round (LDG_RES_UT*(5/16)*2^14)}LDG_RES_UT LD_CFG2 (ページ=0x04 アドレス=0x42) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG2 (ページ=0x04 アドレス=0x42) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。LD_RES_UT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0 LDG_RES_UT[15:7] RW 00h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0LDG_RES_UT[15:7]RW00hdec2hex{256*round (LDG_RES_UT*(5/16)*2^14)}LDG_RES_UT LD_CFG3 (ページ=0x04 アドレス=0x43) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_CFG3 (ページ=0x04 アドレス=0x43) [リセット=00h] 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド上限のプログラマブル・ビットを LD_RES_UT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} LD_RES_UT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0 LDG_RES_UT[7:0] RW 0h dec2hex{256*round (LDG_RES_UT*(5/16)*2^14)} 7-0LDG_RES_UT[7:0]RW0hdec2hex{256*round (LDG_RES_UT*(5/16)*2^14)}LDG_RES_UT LD_CFG4 (ページ=0x04 アドレス=0x44) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG4 (ページ=0x04 アドレス=0x44) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。LD_RES_LT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0 LDG_RES_LT[31:24] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0LDG_RES_LT[31:24]RW0hdec2hex{256*round (LDG_RES_LT*(5/16)*2^14)}LDG_RES_LT LD_CFG5 (ページ=0x04 アドレス=0x45) [リセット=20h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG5 (ページ=0x04 アドレス=0x45) [リセット=20h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。LD_RES_LT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0 LDG_RES_LT[23:16] RW 20h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0LDG_RES_LT[23:16]RW20hdec2hex{256*round (LDG_RES_LT*(5/16)*2^14)}LDG_RES_LT LD_CFG6 (ページ=0x04 アドレス=0x46) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG6 (ページ=0x04 アドレス=0x46) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。LD_RES_LT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0 LDG_RES_LT[15:8] RW 00h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0LDG_RES_LT[15:8]RW00hdec2hex{256*round (LDG_RES_LT*(5/16)*2^14)}LDG_RES_LT LD_CFG7 (ページ=0x04 アドレス=0x47) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_CFG7 (ページ=0x04 アドレス=0x47) [リセット=00h] 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 負荷診断抵抗のスレッショルド下限のプログラマブル・ビットを LD_RES_LT (Ω) 値に設定します。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} LD_RES_LT ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0 LDG_RES_LT[7:0] RW 0h dec2hex{256*round (LDG_RES_LT*(5/16)*2^14)} 7-0LDG_RES_LT[7:0]RW0hdec2hex{256*round (LDG_RES_LT*(5/16)*2^14)}LDG_RES_LT CLD_EFF_1 (ページ = 0x04 アドレス = 0x48) [リセット = 6Ch] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] CLD_EFF_1 (ページ = 0x04 アドレス = 0x48) [リセット = 6Ch] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。EFF ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] 7-0 ClassD 効率 [31:24] RW 6Ch dec2hex[256*round (EFF*2^23)] 7-0ClassD 効率 [31:24]RW6Chdec2hex[256*round (EFF*2^23)]EFF CLD_EFF_2 (ページ = 0x04 アドレス = 0x49) [リセット = CCh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] CLD_EFF_2 (ページ = 0x04 アドレス = 0x49) [リセット = CCh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。EFF ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] 7-0 ClassD 効率 [23:16] RW CCh dec2hex[256*round (EFF*2^23)] 7-0ClassD 効率 [23:16]RWCChdec2hex[256*round (EFF*2^23)]EFF CLD_EFF_3 (ページ = 0x04 アドレス = 0x4A) [リセット = CDh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] CLD_EFF_3 (ページ = 0x04 アドレス = 0x4A) [リセット = CDh] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。EFF ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] 7-0 ClassD 効率 [15:8] RW CDh dec2hex[256*round (EFF*2^23)] 7-0ClassD 効率 [15:8]RWCDhdec2hex[256*round (EFF*2^23)]EFF CLD_EFF_4 (ページ = 0x04 アドレス = 0x4B) [リセット = 00h] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] CLD_EFF_4 (ページ = 0x04 アドレス = 0x4B) [リセット = 00h] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。 ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] LV_EN 相対スレッショルドに対する Class-D 効率のプログラマブル・ビット。割合 (EFF) で表記されており、デフォルトは 0.85 です。EFF ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] 7-0 ClassD 効率 [7:0] RW 00h dec2hex[256*round (EFF*2^23)] 7-0ClassD 効率 [7:0]RW00hdec2hex[256*round (EFF*2^23)]EFF LDG_RES1 (ページ=0x04 アドレス=0x4C) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES1 (ページ=0x04 アドレス=0x4C) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} UUVVXXYY ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 7-0 LDG_RES_VAL[31:24] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 7-0LDG_RES_VAL[31:24]R0h(16/5)*{hex2dec (0xUUVVXX)]/2^14}UUVVXX LDG_RES2 (ページ=0x04 アドレス=0x4D) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES2 (ページ=0x04 アドレス=0x4D) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。UUVVXXYY ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 7-0 LDG_RES_VAL[23:16] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 7-0LDG_RES_VAL[23:16]R0h(16/5)*{hex2dec (0xUUVVXX)]/2^14}UUVVXX LDG_RES3 (ページ=0x04 アドレス=0x4E) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} LDG_RES3 (ページ=0x04 アドレス=0x4E) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 診断モードの負荷抵抗の測定値 (Ω)。読み取り値は 0xUUVVXXYY で、最後のバイトは削除されます。UUVVXXYY ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 7-0 LDG_RES_VAL[15:7] R 0h (16/5)*{hex2dec (0xUUVVXX)]/2^14} 7-0LDG_RES_VAL[15:7]R0h(16/5)*{hex2dec (0xUUVVXX)]/2^14}UUVVXX LDG_RES4 (ページ=0x04 アドレス=0x4F) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。この最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する LDG_RES4 (ページ=0x04 アドレス=0x4F) [リセット=00h] 診断モードの負荷抵抗の測定値 (Ω)。この最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する 診断モードの負荷抵抗の測定値 (Ω)。この最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する 診断モードの負荷抵抗の測定値 (Ω)。この最後のバイトは削除されます。 ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する ビット フィールド タイプ リセット 説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する 7-0 LDG_RES_VAL[7:0] R 0h このバイトを削除する 7-0LDG_RES_VAL[7:0]R0hこのバイトを削除する INIT_3 (ページ=0xFD アドレス=0x3E) [リセット=45h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 INIT_3 (ページ=0xFD アドレス=0x3E) [リセット=45h] ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 ビット フィールド タイプ リセット 説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 ビット フィールド タイプ リセット 説明 ビット フィールド タイプ リセット 説明 ビットフィールドタイプリセット説明 7-4 予約済み RW 4h 予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 7-4 予約済み RW 4h 予約済み 7-4予約済みRW4h予約済み 3-0 OPT_DMIN[3:0] RW 5h DMIN の最適化設定 3-0OPT_DMIN[3:0]RW5hDMIN の最適化設定 SDOUT の式 以下の式は、SDOUT で読み取ったデータの変換に使用できます。 PVDD (V)= 23* [Hex2Dec(SDOUTdata)]/2^PVDD_SlotLength デフォルトでは、PVDD_SlotLength = 8 です。 VBAT1S (V)= 8* [Hex2Dec(SDOUTdata)]/2^VBAT1S_SlotLength デフォルトでは、VBAT1S_SlotLength = 8 です。 TEMP (0C)= 256*[Hex2Dec(SDOUTdata)]/2^TEMP_SlotLength - 95 TEMP_SlotLength = 8。 SDOUT の式 以下の式は、SDOUT で読み取ったデータの変換に使用できます。 PVDD (V)= 23* [Hex2Dec(SDOUTdata)]/2^PVDD_SlotLength デフォルトでは、PVDD_SlotLength = 8 です。 VBAT1S (V)= 8* [Hex2Dec(SDOUTdata)]/2^VBAT1S_SlotLength デフォルトでは、VBAT1S_SlotLength = 8 です。 TEMP (0C)= 256*[Hex2Dec(SDOUTdata)]/2^TEMP_SlotLength - 95 TEMP_SlotLength = 8。 以下の式は、SDOUT で読み取ったデータの変換に使用できます。 PVDD (V)= 23* [Hex2Dec(SDOUTdata)]/2^PVDD_SlotLength デフォルトでは、PVDD_SlotLength = 8 です。 VBAT1S (V)= 8* [Hex2Dec(SDOUTdata)]/2^VBAT1S_SlotLength デフォルトでは、VBAT1S_SlotLength = 8 です。 TEMP (0C)= 256*[Hex2Dec(SDOUTdata)]/2^TEMP_SlotLength - 95 TEMP_SlotLength = 8。 以下の式は、SDOUT で読み取ったデータの変換に使用できます。 PVDD (V)= 23* [Hex2Dec(SDOUTdata)]/2^PVDD_SlotLength PVDD (V)= 23* [Hex2Dec(SDOUTdata)]/2^PVDD_SlotLengthデフォルトでは、PVDD_SlotLength = 8 です。 VBAT1S (V)= 8* [Hex2Dec(SDOUTdata)]/2^VBAT1S_SlotLength VBAT1S (V)= 8* [Hex2Dec(SDOUTdata)]/2^VBAT1S_SlotLengthデフォルトでは、VBAT1S_SlotLength = 8 です。 TEMP (0C)= 256*[Hex2Dec(SDOUTdata)]/2^TEMP_SlotLength - 95 TEMP (0C)= 256*[Hex2Dec(SDOUTdata)]/2^TEMP_SlotLength - 950TEMP_SlotLength = 8。 アプリケーションと実装 以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。 アプリケーション情報 TAS2780 は、I/V 検出機能を内蔵したデジタル入力 Class-D オーディオ・パワー・アンプです。I2S オーディオ・データは、ホスト・プロセッサから供給されます。このデバイスは、I/V データを I2S フォーマットで提供します。I2C バスは、構成と制御に使用されます。 代表的なアプリケーション B フェライト・ビーズ・フィルタ用の PFFB 機能に関する推奨事項。 yes 代表的なアプリケーション - デジタル・オーディオ入力 推奨外付け部品 部品 説明 仕様 最小値 標準値 最大値 単位 C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R 容量、公差 20% 10 μF 定格電圧 10 V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R 容量、公差 20% 1 μF 定格電圧 10 V C2 VBAT1S デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 10 V C3 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 22 μF 定格電圧 30 V C4 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 30 V C5 AVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 4.7 μF 定格電圧 6 V C6 DREG デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C7 IOVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C8、C9 ブートストラップ・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 6 V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω DC 抵抗 0.095 Ω DC 電流 7 A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF 定格電圧 30 V 設計要件 この設計例では、 に示すパラメータを使用します。 設計パラメータ 設計パラメータ 値の例 オーディオ入力 デジタル・オーディオ、I2S 電流および電圧データ・ストリーム デジタル・オーディオ、I2S モノラルまたはステレオの構成 モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W 詳細な設計手順 モノラル / ステレオの構成 アプリケーションでは、デバイスはモノラル・モードで動作していることが想定されています。TAS2780 の I2C アドレスをステレオ動作に対応するよう変更する方法については、 を参照してください。モノラルまたはステレオの構成は、デバイス性能には影響しません。 EMI パッシブ・デバイス TAS2780 は、EMI を最小限に抑える拡散スペクトラムをサポートしています。Class-D 出力にパッシブ・デバイスを含めることができます。 のパッシブ・デバイス Lf1、Lf2、Cf1、Cf2 には、 に示す推奨仕様があります。アンプの安定性を保つために、出力フィルタのパッシブ・デバイスは適切に選択する必要があります。詳しくは、 を参照してください。 アプリケーション曲線 TA = 25℃、fSPK_AMP = 384kHz、入力信号 fIN = 1kHz - サイン、負荷 = 4Ω + 15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 POUT = 15W PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 アプリケーションと実装 以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。 以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。 以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。 以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。 アプリケーション情報 TAS2780 は、I/V 検出機能を内蔵したデジタル入力 Class-D オーディオ・パワー・アンプです。I2S オーディオ・データは、ホスト・プロセッサから供給されます。このデバイスは、I/V データを I2S フォーマットで提供します。I2C バスは、構成と制御に使用されます。 アプリケーション情報 TAS2780 は、I/V 検出機能を内蔵したデジタル入力 Class-D オーディオ・パワー・アンプです。I2S オーディオ・データは、ホスト・プロセッサから供給されます。このデバイスは、I/V データを I2S フォーマットで提供します。I2C バスは、構成と制御に使用されます。 TAS2780 は、I/V 検出機能を内蔵したデジタル入力 Class-D オーディオ・パワー・アンプです。I2S オーディオ・データは、ホスト・プロセッサから供給されます。このデバイスは、I/V データを I2S フォーマットで提供します。I2C バスは、構成と制御に使用されます。 TAS2780 は、I/V 検出機能を内蔵したデジタル入力 Class-D オーディオ・パワー・アンプです。I2S オーディオ・データは、ホスト・プロセッサから供給されます。このデバイスは、I/V データを I2S フォーマットで提供します。I2C バスは、構成と制御に使用されます。TAS2780222 代表的なアプリケーション B フェライト・ビーズ・フィルタ用の PFFB 機能に関する推奨事項。 yes 代表的なアプリケーション - デジタル・オーディオ入力 推奨外付け部品 部品 説明 仕様 最小値 標準値 最大値 単位 C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R 容量、公差 20% 10 μF 定格電圧 10 V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R 容量、公差 20% 1 μF 定格電圧 10 V C2 VBAT1S デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 10 V C3 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 22 μF 定格電圧 30 V C4 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 30 V C5 AVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 4.7 μF 定格電圧 6 V C6 DREG デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C7 IOVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C8、C9 ブートストラップ・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 6 V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω DC 抵抗 0.095 Ω DC 電流 7 A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF 定格電圧 30 V 代表的なアプリケーション B フェライト・ビーズ・フィルタ用の PFFB 機能に関する推奨事項。 yes B フェライト・ビーズ・フィルタ用の PFFB 機能に関する推奨事項。 yes B フェライト・ビーズ・フィルタ用の PFFB 機能に関する推奨事項。 yes Bフェライト・ビーズ・フィルタ用の PFFB 機能に関する推奨事項。yes 代表的なアプリケーション - デジタル・オーディオ入力 推奨外付け部品 部品 説明 仕様 最小値 標準値 最大値 単位 C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R 容量、公差 20% 10 μF 定格電圧 10 V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R 容量、公差 20% 1 μF 定格電圧 10 V C2 VBAT1S デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 10 V C3 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 22 μF 定格電圧 30 V C4 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 30 V C5 AVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 4.7 μF 定格電圧 6 V C6 DREG デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C7 IOVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C8、C9 ブートストラップ・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 6 V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω DC 抵抗 0.095 Ω DC 電流 7 A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF 定格電圧 30 V 代表的なアプリケーション - デジタル・オーディオ入力 推奨外付け部品 部品 説明 仕様 最小値 標準値 最大値 単位 C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R 容量、公差 20% 10 μF 定格電圧 10 V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R 容量、公差 20% 1 μF 定格電圧 10 V C2 VBAT1S デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 10 V C3 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 22 μF 定格電圧 30 V C4 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 30 V C5 AVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 4.7 μF 定格電圧 6 V C6 DREG デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C7 IOVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C8、C9 ブートストラップ・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 6 V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω DC 抵抗 0.095 Ω DC 電流 7 A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF 定格電圧 30 V 代表的なアプリケーション - デジタル・オーディオ入力 代表的なアプリケーション - デジタル・オーディオ入力 推奨外付け部品 部品 説明 仕様 最小値 標準値 最大値 単位 C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R 容量、公差 20% 10 μF 定格電圧 10 V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R 容量、公差 20% 1 μF 定格電圧 10 V C2 VBAT1S デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 10 V C3 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 22 μF 定格電圧 30 V C4 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 30 V C5 AVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 4.7 μF 定格電圧 6 V C6 DREG デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C7 IOVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C8、C9 ブートストラップ・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 6 V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω DC 抵抗 0.095 Ω DC 電流 7 A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF 定格電圧 30 V 推奨外付け部品 部品 説明 仕様 最小値 標準値 最大値 単位 C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R 容量、公差 20% 10 μF 定格電圧 10 V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R 容量、公差 20% 1 μF 定格電圧 10 V C2 VBAT1S デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 10 V C3 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 22 μF 定格電圧 30 V C4 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 30 V C5 AVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 4.7 μF 定格電圧 6 V C6 DREG デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C7 IOVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C8、C9 ブートストラップ・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 6 V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω DC 抵抗 0.095 Ω DC 電流 7 A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF 定格電圧 30 V 部品 説明 仕様 最小値 標準値 最大値 単位 部品 説明 仕様 最小値 標準値 最大値 単位 部品説明仕様最小値標準値最大値単位 C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R 容量、公差 20% 10 μF 定格電圧 10 V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R 容量、公差 20% 1 μF 定格電圧 10 V C2 VBAT1S デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 10 V C3 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 22 μF 定格電圧 30 V C4 PVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 30 V C5 AVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 4.7 μF 定格電圧 6 V C6 DREG デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C7 IOVDD デカップリング・コンデンサ タイプ X7R 容量、公差 20% 1 μF 定格電圧 6 V C8、C9 ブートストラップ・コンデンサ タイプ X7R 容量、公差 20% 100 nF 定格電圧 6 V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω DC 抵抗 0.095 Ω DC 電流 7 A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF 定格電圧 30 V C1 VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3) タイプ X7R C1VBAT1S デカップリング・コンデンサ - VBAT1S 外部電源 (PWR_MODE0/1/3)タイプX7R 容量、公差 20% 10 μF 容量、公差 20%10μF 定格電圧 10 V 定格電圧10V VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2) タイプ X7R VBAT1S デカップリング・コンデンサ - 内部生成された VBAT1S (PWR_MODE2)タイプX7R 容量、公差 20% 1 μF 容量、公差 20%1μF 定格電圧 10 V 定格電圧10V C2 VBAT1S デカップリング・コンデンサ タイプ X7R C2VBAT1S デカップリング・コンデンサタイプX7R 容量、公差 20% 100 nF 容量、公差 20%100nF 定格電圧 10 V 定格電圧10V C3 PVDD デカップリング・コンデンサ タイプ X7R C3PVDD デカップリング・コンデンサタイプX7R 容量、公差 20% 22 μF 容量、公差 20%22μF 定格電圧 30 V 定格電圧30V C4 PVDD デカップリング・コンデンサ タイプ X7R C4PVDD デカップリング・コンデンサタイプX7R 容量、公差 20% 100 nF 容量、公差 20%100nF 定格電圧 30 V 定格電圧30V C5 AVDD デカップリング・コンデンサ タイプ X7R C5AVDD デカップリング・コンデンサタイプX7R 容量、公差 20% 4.7 μF 容量、公差 20%4.7μF 定格電圧 6 V 定格電圧6V C6 DREG デカップリング・コンデンサ タイプ X7R C6DREG デカップリング・コンデンサタイプX7R 容量、公差 20% 1 μF 容量、公差 20%1μF 定格電圧 6 V 定格電圧6V C7 IOVDD デカップリング・コンデンサ タイプ X7R C7IOVDD デカップリング・コンデンサタイプX7R 容量、公差 20% 1 μF 容量、公差 20%1μF 定格電圧 6 V 定格電圧6V C8、C9 ブートストラップ・コンデンサ タイプ X7R C8、C9ブートストラップ・コンデンサタイプX7R 容量、公差 20% 100 nF 容量、公差 20%100nF 定格電圧 6 V 定格電圧6V Lf1、Lf2 (オプション) EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。 100MHz 時のインピーダンス 120 Ω Lf1、Lf2 (オプション) (オプション)EMI フィルタのインダクタはオプションです。TAS2780 デバイスはフィルタレス Class-D 動作をサポートしています。フェライト・ビーズ EMI フィルタを使用する場合は、PFFB 機能を推奨します。100MHz 時のインピーダンス120Ω DC 抵抗 0.095 Ω DC 抵抗0.095Ω DC 電流 7 A DC 電流7A Cf1、Cf2 (オプション) EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。 容量 1 nF Cf1、Cf2 (オプション) (オプション)EMI フィルタ・コンデンサはオプションです。Cf1、Cf2 を使用する場合は、設計に Lf2、Lf3を使用する必要があります。容量1nF RF ノイズ低減のためのフィルタ抵抗 抵抗、公差 20% 1 kΩ RF Fノイズ低減のためのフィルタ抵抗抵抗、公差 20%1kΩ CF ノイズ低減のためのフィルタ・コンデンサ 容量、公差 20% 10/RF(kΩ) nF CF Fノイズ低減のためのフィルタ・コンデンサ容量、公差 20%10/RF(kΩ)FnF 定格電圧 30 V 定格電圧30V 設計要件 この設計例では、 に示すパラメータを使用します。 設計パラメータ 設計パラメータ 値の例 オーディオ入力 デジタル・オーディオ、I2S 電流および電圧データ・ストリーム デジタル・オーディオ、I2S モノラルまたはステレオの構成 モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W 設計要件 この設計例では、 に示すパラメータを使用します。 設計パラメータ 設計パラメータ 値の例 オーディオ入力 デジタル・オーディオ、I2S 電流および電圧データ・ストリーム デジタル・オーディオ、I2S モノラルまたはステレオの構成 モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W この設計例では、 に示すパラメータを使用します。 設計パラメータ 設計パラメータ 値の例 オーディオ入力 デジタル・オーディオ、I2S 電流および電圧データ・ストリーム デジタル・オーディオ、I2S モノラルまたはステレオの構成 モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W この設計例では、 に示すパラメータを使用します。 設計パラメータ 設計パラメータ 値の例 オーディオ入力 デジタル・オーディオ、I2S 電流および電圧データ・ストリーム デジタル・オーディオ、I2S モノラルまたはステレオの構成 モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W 設計パラメータ 設計パラメータ 値の例 オーディオ入力 デジタル・オーディオ、I2S 電流および電圧データ・ストリーム デジタル・オーディオ、I2S モノラルまたはステレオの構成 モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W 設計パラメータ 値の例 設計パラメータ 値の例 設計パラメータ値の例 オーディオ入力 デジタル・オーディオ、I2S 電流および電圧データ・ストリーム デジタル・オーディオ、I2S モノラルまたはステレオの構成 モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W オーディオ入力 デジタル・オーディオ、I2S オーディオ入力デジタル・オーディオ、I2S2 電流および電圧データ・ストリーム デジタル・オーディオ、I2S 電流および電圧データ・ストリームデジタル・オーディオ、I2S2 モノラルまたはステレオの構成 モノラル モノラルまたはステレオの構成モノラル 最大出力電力 (THD+N = 1% 時)、RL = 4Ω 25W 最大出力電力 (THD+N = 1% 時)、RL = 4ΩL25W 詳細な設計手順 モノラル / ステレオの構成 アプリケーションでは、デバイスはモノラル・モードで動作していることが想定されています。TAS2780 の I2C アドレスをステレオ動作に対応するよう変更する方法については、 を参照してください。モノラルまたはステレオの構成は、デバイス性能には影響しません。 EMI パッシブ・デバイス TAS2780 は、EMI を最小限に抑える拡散スペクトラムをサポートしています。Class-D 出力にパッシブ・デバイスを含めることができます。 のパッシブ・デバイス Lf1、Lf2、Cf1、Cf2 には、 に示す推奨仕様があります。アンプの安定性を保つために、出力フィルタのパッシブ・デバイスは適切に選択する必要があります。詳しくは、 を参照してください。 詳細な設計手順 モノラル / ステレオの構成 アプリケーションでは、デバイスはモノラル・モードで動作していることが想定されています。TAS2780 の I2C アドレスをステレオ動作に対応するよう変更する方法については、 を参照してください。モノラルまたはステレオの構成は、デバイス性能には影響しません。 モノラル / ステレオの構成 アプリケーションでは、デバイスはモノラル・モードで動作していることが想定されています。TAS2780 の I2C アドレスをステレオ動作に対応するよう変更する方法については、 を参照してください。モノラルまたはステレオの構成は、デバイス性能には影響しません。 アプリケーションでは、デバイスはモノラル・モードで動作していることが想定されています。TAS2780 の I2C アドレスをステレオ動作に対応するよう変更する方法については、 を参照してください。モノラルまたはステレオの構成は、デバイス性能には影響しません。 アプリケーションでは、デバイスはモノラル・モードで動作していることが想定されています。TAS2780 の I2C アドレスをステレオ動作に対応するよう変更する方法については、 を参照してください。モノラルまたはステレオの構成は、デバイス性能には影響しません。TAS27802 EMI パッシブ・デバイス TAS2780 は、EMI を最小限に抑える拡散スペクトラムをサポートしています。Class-D 出力にパッシブ・デバイスを含めることができます。 のパッシブ・デバイス Lf1、Lf2、Cf1、Cf2 には、 に示す推奨仕様があります。アンプの安定性を保つために、出力フィルタのパッシブ・デバイスは適切に選択する必要があります。詳しくは、 を参照してください。 EMI パッシブ・デバイス TAS2780 は、EMI を最小限に抑える拡散スペクトラムをサポートしています。Class-D 出力にパッシブ・デバイスを含めることができます。 のパッシブ・デバイス Lf1、Lf2、Cf1、Cf2 には、 に示す推奨仕様があります。アンプの安定性を保つために、出力フィルタのパッシブ・デバイスは適切に選択する必要があります。詳しくは、 を参照してください。 TAS2780 は、EMI を最小限に抑える拡散スペクトラムをサポートしています。Class-D 出力にパッシブ・デバイスを含めることができます。 のパッシブ・デバイス Lf1、Lf2、Cf1、Cf2 には、 に示す推奨仕様があります。アンプの安定性を保つために、出力フィルタのパッシブ・デバイスは適切に選択する必要があります。詳しくは、 を参照してください。 TAS2780 は、EMI を最小限に抑える拡散スペクトラムをサポートしています。Class-D 出力にパッシブ・デバイスを含めることができます。 のパッシブ・デバイス Lf1、Lf2、Cf1、Cf2 には、 に示す推奨仕様があります。アンプの安定性を保つために、出力フィルタのパッシブ・デバイスは適切に選択する必要があります。詳しくは、 を参照してください。 アプリケーション曲線 TA = 25℃、fSPK_AMP = 384kHz、入力信号 fIN = 1kHz - サイン、負荷 = 4Ω + 15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 POUT = 15W PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 アプリケーション曲線 TA = 25℃、fSPK_AMP = 384kHz、入力信号 fIN = 1kHz - サイン、負荷 = 4Ω + 15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 POUT = 15W PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 TA = 25℃、fSPK_AMP = 384kHz、入力信号 fIN = 1kHz - サイン、負荷 = 4Ω + 15μH (特に記述のない限り)。 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 POUT = 15W PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 TA = 25℃、fSPK_AMP = 384kHz、入力信号 fIN = 1kHz - サイン、負荷 = 4Ω + 15μH (特に記述のない限り)。ASPK_AMPIN THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 POUT = 15W PWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 THD+N と出力電力との関係 PWR_MODE1 THD+N と出力電力との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 THD+N と出力電力との関係 POUT = 15W PWR_MODE1 THD+N と出力電力との関係 POUT = 15W PWR_MODE1 POUT = 15W PWR_MODE1 POUT = 15W PWR_MODE1 POUT = 15W PWR_MODE1 POUT = 15W PWR_MODE1 POUT = 15WOUTPWR_MODE1 効率と出力電力との関係 PWR_MODE1 効率と出力電力との関係 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 PWR_MODE1 効率と出力電力との関係 PWR_MODE0 効率と出力電力との関係 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 PWR_MODE0 初期化セットアップ 初期デバイス構成 - 電源投入およびソフトウェア・リセット B 起動時のポップアップの問題を修正するために、スタートアップ構成スクリプトを追加。 yes 次の条件では、以下の I2C シーケンスを使用する必要があります。 電源投入時、SDZ = 1 のとき (ハードウェア・シャットダウンからソフトウェア・シャットダウンへ)。 デバイスがソフトウェア・シャットダウンまたはアクティブ・モードで、ユーザーがソフトウェア・リセット・コマンドを実行するとき (レジスタ 0x01 のビット[0] = 1)。 ###### プリリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 00 01 #ページ 0x01 w 70 19 C0 #強制変調 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 D5 #Dmin を設定 ###### ソフトウェア リセット w 70 00 00 #ページ 0x00 w 70 7F 00 #ブック 0x00 w 70 01 01 #ソフトウェア リセット d 01 #1 ms 遅延 ###### ポストリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 06 D5 #Dmin を設定 初期デバイス構成 - PWR_MODE0 以下の I2C シーケンスは、PWR_MODE0 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 A8 #PWR_MODE0 を選択 w 70 71 03 #PVDD UVLO を 2.76V に設定 w 70 02 80 #IV をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE1 以下の I2C シーケンスは、PWR_MODE1 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD アクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE2 以下の I2C シーケンスは、PWR_MODE2 でのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C0 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 E8 #PWR_MODE2 w 70 04 A1 #Int LDO モード w 70 71 0E #PVDD UVLO 6.5V w 70 02 80 #I,V をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE3 以下の I2C シーケンスは、PWR_MODE3、超音波アプリケーションでのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 で送信イネーブル w 70 0F 40 #TDM tx isns スロット 0 で送信イネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 68 #PWR_MODE3 w 70 73 E0 #DEM ディザーをディセーブル w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ デバイス構成 - 44.1kHz 以下の I2C シーケンスは、TAS2780 デバイスを 44.1kHz のサンプリング・レートに初期化する例です。 ###### チャネルの構成 w 70 60 21 # SBLK 対 Fs 比=256 / 8 TDM スロット w 70 08 39 # 44.1KHz、自動 TDM オフ、フレーム開始時 High から Low w 70 09 03 # オフセット = 1、BCLK 立ち下がりエッジで同期 w 70 0A 0A # アドレスによる TDM スロット、ワード = 24 ビット、フレーム = 32 ビット w 70 0C 20 # 右 Ch = TDM スロット 2、左 Ch = TDM スロット 0 w 70 0D 33 # TX バス・キーパー、Hi-Z、オフセット 1、立ち下がりエッジで TX 過電力保護 - OCP プログラミング 以下の I2C シーケンスは、2.7V ≦ VBAT1S≦ 2.9V の場合に過電流保護をプログラムします。 w 70 00 FD # w 70 0D 0D # w 70 5C C0 # w 70 3A 7D # r 70 3B 01 # # レジスタ 3B から読み取った値を記録します：XY w 70 3B XZ # Z=Y-2 w 70 0D 00 # w 70 00 00 # DSP のループバック 以下の I2C シーケンスにより、エコー・リファレンスに対する DSP のループバックはイネーブルになります。 #####DSP エコー・リファレンスのループバック w 70 00 00 # ページ 0x00 w 70 7F 00 w 70 16 C0 # オーディオ TX スロットは 0 にプログラムされる w 70 0E 00 # V センスをディセーブルにする w 70 0F 00 # I センスをディセーブルにする 初期化セットアップ 初期デバイス構成 - 電源投入およびソフトウェア・リセット B 起動時のポップアップの問題を修正するために、スタートアップ構成スクリプトを追加。 yes 次の条件では、以下の I2C シーケンスを使用する必要があります。 電源投入時、SDZ = 1 のとき (ハードウェア・シャットダウンからソフトウェア・シャットダウンへ)。 デバイスがソフトウェア・シャットダウンまたはアクティブ・モードで、ユーザーがソフトウェア・リセット・コマンドを実行するとき (レジスタ 0x01 のビット[0] = 1)。 ###### プリリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 00 01 #ページ 0x01 w 70 19 C0 #強制変調 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 D5 #Dmin を設定 ###### ソフトウェア リセット w 70 00 00 #ページ 0x00 w 70 7F 00 #ブック 0x00 w 70 01 01 #ソフトウェア リセット d 01 #1 ms 遅延 ###### ポストリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 06 D5 #Dmin を設定 初期デバイス構成 - 電源投入およびソフトウェア・リセット B 起動時のポップアップの問題を修正するために、スタートアップ構成スクリプトを追加。 yes B 起動時のポップアップの問題を修正するために、スタートアップ構成スクリプトを追加。 yes B 起動時のポップアップの問題を修正するために、スタートアップ構成スクリプトを追加。 yes B起動時のポップアップの問題を修正するために、スタートアップ構成スクリプトを追加。yes 次の条件では、以下の I2C シーケンスを使用する必要があります。 電源投入時、SDZ = 1 のとき (ハードウェア・シャットダウンからソフトウェア・シャットダウンへ)。 デバイスがソフトウェア・シャットダウンまたはアクティブ・モードで、ユーザーがソフトウェア・リセット・コマンドを実行するとき (レジスタ 0x01 のビット[0] = 1)。 ###### プリリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 00 01 #ページ 0x01 w 70 19 C0 #強制変調 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 D5 #Dmin を設定 ###### ソフトウェア リセット w 70 00 00 #ページ 0x00 w 70 7F 00 #ブック 0x00 w 70 01 01 #ソフトウェア リセット d 01 #1 ms 遅延 ###### ポストリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 06 D5 #Dmin を設定 次の条件では、以下の I2C シーケンスを使用する必要があります。 電源投入時、SDZ = 1 のとき (ハードウェア・シャットダウンからソフトウェア・シャットダウンへ)。 デバイスがソフトウェア・シャットダウンまたはアクティブ・モードで、ユーザーがソフトウェア・リセット・コマンドを実行するとき (レジスタ 0x01 のビット[0] = 1)。 ###### プリリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 00 01 #ページ 0x01 w 70 19 C0 #強制変調 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 D5 #Dmin を設定 ###### ソフトウェア リセット w 70 00 00 #ページ 0x00 w 70 7F 00 #ブック 0x00 w 70 01 01 #ソフトウェア リセット d 01 #1 ms 遅延 ###### ポストリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 06 D5 #Dmin を設定 次の条件では、以下の I2C シーケンスを使用する必要があります。2 電源投入時、SDZ = 1 のとき (ハードウェア・シャットダウンからソフトウェア・シャットダウンへ)。 デバイスがソフトウェア・シャットダウンまたはアクティブ・モードで、ユーザーがソフトウェア・リセット・コマンドを実行するとき (レジスタ 0x01 のビット[0] = 1)。 電源投入時、SDZ = 1 のとき (ハードウェア・シャットダウンからソフトウェア・シャットダウンへ)。デバイスがソフトウェア・シャットダウンまたはアクティブ・モードで、ユーザーがソフトウェア・リセット・コマンドを実行するとき (レジスタ 0x01 のビット[0] = 1)。###### プリリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 00 01 #ページ 0x01 w 70 19 C0 #強制変調 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 D5 #Dmin を設定 ###### ソフトウェア リセット w 70 00 00 #ページ 0x00 w 70 7F 00 #ブック 0x00 w 70 01 01 #ソフトウェア リセット d 01 #1 ms 遅延 ###### ポストリセット構成 w 70 00 01 #ページ 0x01 w 70 37 3A #バイパス w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ アクセス w 70 06 C1 #Dmin を設定 w 70 06 D5 #Dmin を設定w 70 19 C0 #強制変調 初期デバイス構成 - PWR_MODE0 以下の I2C シーケンスは、PWR_MODE0 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 A8 #PWR_MODE0 を選択 w 70 71 03 #PVDD UVLO を 2.76V に設定 w 70 02 80 #IV をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE0 以下の I2C シーケンスは、PWR_MODE0 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 A8 #PWR_MODE0 を選択 w 70 71 03 #PVDD UVLO を 2.76V に設定 w 70 02 80 #IV をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE0 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 A8 #PWR_MODE0 を選択 w 70 71 03 #PVDD UVLO を 2.76V に設定 w 70 02 80 #IV をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE0 でのデバイスの初期化例です。2w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 A8 #PWR_MODE0 を選択 w 70 71 03 #PVDD UVLO を 2.76V に設定 w 70 02 80 #IV をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE1 以下の I2C シーケンスは、PWR_MODE1 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD アクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE1 以下の I2C シーケンスは、PWR_MODE1 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD アクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE1 でのデバイスの初期化例です。 w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD アクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE1 でのデバイスの初期化例です。2w 70 00 00 # ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 19 00 #LSR モード w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD アクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE2 以下の I2C シーケンスは、PWR_MODE2 でのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C0 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 E8 #PWR_MODE2 w 70 04 A1 #Int LDO モード w 70 71 0E #PVDD UVLO 6.5V w 70 02 80 #I,V をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE2 以下の I2C シーケンスは、PWR_MODE2 でのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C0 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 E8 #PWR_MODE2 w 70 04 A1 #Int LDO モード w 70 71 0E #PVDD UVLO 6.5V w 70 02 80 #I,V をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE2 でのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C0 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 E8 #PWR_MODE2 w 70 04 A1 #Int LDO モード w 70 71 0E #PVDD UVLO 6.5V w 70 02 80 #I,V をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE2 でのデバイスの初期化例です。2w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 の送信をイネーブル w 70 0F 40 #TDM tx isns スロット 0 の送信をイネーブル w 70 00 01 #ページ 0x01 w 70 17 C0 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 35 74 #ノイズを最小化 w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 E8 #PWR_MODE2 w 70 04 A1 #Int LDO モード w 70 71 0E #PVDD UVLO 6.5V w 70 02 80 #I,V をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE3 以下の I2C シーケンスは、PWR_MODE3、超音波アプリケーションでのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 で送信イネーブル w 70 0F 40 #TDM tx isns スロット 0 で送信イネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 68 #PWR_MODE3 w 70 73 E0 #DEM ディザーをディセーブル w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 初期デバイス構成 - PWR_MODE3 以下の I2C シーケンスは、PWR_MODE3、超音波アプリケーションでのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 で送信イネーブル w 70 0F 40 #TDM tx isns スロット 0 で送信イネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 68 #PWR_MODE3 w 70 73 E0 #DEM ディザーをディセーブル w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE3、超音波アプリケーションでのデバイスの初期化例です。 w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 で送信イネーブル w 70 0F 40 #TDM tx isns スロット 0 で送信イネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 68 #PWR_MODE3 w 70 73 E0 #DEM ディザーをディセーブル w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ 以下の I2C シーケンスは、PWR_MODE3、超音波アプリケーションでのデバイスの初期化例です。2w 70 00 00 #ページ 0x00 w 70 0E 44 #TDM tx vsns スロット 4 で送信イネーブル w 70 0F 40 #TDM tx isns スロット 0 で送信イネーブル w 70 00 01 #ページ 0x01 w 70 17 C8 #SARBurstMask=0 w 70 19 00 #LSR モード w 70 21 00 #コンパレータのヒステリシスをディセーブル w 70 00 FD #ページ 0xFD w 70 0D 0D #ページ 0xFD にアクセス w 70 3E 4A #Dmin を最適化 w 70 0D 00 #ページ 0xFD へのアクセスを削除 w 70 00 00 #ページ 0x00 w 70 03 68 #PWR_MODE3 w 70 73 E0 #DEM ディザーをディセーブル w 70 02 00 #再生、IV をイネーブルにしてオーディオ再生をパワーアップ デバイス構成 - 44.1kHz 以下の I2C シーケンスは、TAS2780 デバイスを 44.1kHz のサンプリング・レートに初期化する例です。 ###### チャネルの構成 w 70 60 21 # SBLK 対 Fs 比=256 / 8 TDM スロット w 70 08 39 # 44.1KHz、自動 TDM オフ、フレーム開始時 High から Low w 70 09 03 # オフセット = 1、BCLK 立ち下がりエッジで同期 w 70 0A 0A # アドレスによる TDM スロット、ワード = 24 ビット、フレーム = 32 ビット w 70 0C 20 # 右 Ch = TDM スロット 2、左 Ch = TDM スロット 0 w 70 0D 33 # TX バス・キーパー、Hi-Z、オフセット 1、立ち下がりエッジで TX デバイス構成 - 44.1kHz 以下の I2C シーケンスは、TAS2780 デバイスを 44.1kHz のサンプリング・レートに初期化する例です。 ###### チャネルの構成 w 70 60 21 # SBLK 対 Fs 比=256 / 8 TDM スロット w 70 08 39 # 44.1KHz、自動 TDM オフ、フレーム開始時 High から Low w 70 09 03 # オフセット = 1、BCLK 立ち下がりエッジで同期 w 70 0A 0A # アドレスによる TDM スロット、ワード = 24 ビット、フレーム = 32 ビット w 70 0C 20 # 右 Ch = TDM スロット 2、左 Ch = TDM スロット 0 w 70 0D 33 # TX バス・キーパー、Hi-Z、オフセット 1、立ち下がりエッジで TX 以下の I2C シーケンスは、TAS2780 デバイスを 44.1kHz のサンプリング・レートに初期化する例です。 ###### チャネルの構成 w 70 60 21 # SBLK 対 Fs 比=256 / 8 TDM スロット w 70 08 39 # 44.1KHz、自動 TDM オフ、フレーム開始時 High から Low w 70 09 03 # オフセット = 1、BCLK 立ち下がりエッジで同期 w 70 0A 0A # アドレスによる TDM スロット、ワード = 24 ビット、フレーム = 32 ビット w 70 0C 20 # 右 Ch = TDM スロット 2、左 Ch = TDM スロット 0 w 70 0D 33 # TX バス・キーパー、Hi-Z、オフセット 1、立ち下がりエッジで TX 以下の I2C シーケンスは、TAS2780 デバイスを 44.1kHz のサンプリング・レートに初期化する例です。2 ###### チャネルの構成 w 70 60 21 # SBLK 対 Fs 比=256 / 8 TDM スロット w 70 08 39 # 44.1KHz、自動 TDM オフ、フレーム開始時 High から Low w 70 09 03 # オフセット = 1、BCLK 立ち下がりエッジで同期 w 70 0A 0A # アドレスによる TDM スロット、ワード = 24 ビット、フレーム = 32 ビット w 70 0C 20 # 右 Ch = TDM スロット 2、左 Ch = TDM スロット 0 w 70 0D 33 # TX バス・キーパー、Hi-Z、オフセット 1、立ち下がりエッジで TX 過電力保護 - OCP プログラミング 以下の I2C シーケンスは、2.7V ≦ VBAT1S≦ 2.9V の場合に過電流保護をプログラムします。 w 70 00 FD # w 70 0D 0D # w 70 5C C0 # w 70 3A 7D # r 70 3B 01 # # レジスタ 3B から読み取った値を記録します：XY w 70 3B XZ # Z=Y-2 w 70 0D 00 # w 70 00 00 # 過電力保護 - OCP プログラミング 以下の I2C シーケンスは、2.7V ≦ VBAT1S≦ 2.9V の場合に過電流保護をプログラムします。 w 70 00 FD # w 70 0D 0D # w 70 5C C0 # w 70 3A 7D # r 70 3B 01 # # レジスタ 3B から読み取った値を記録します：XY w 70 3B XZ # Z=Y-2 w 70 0D 00 # w 70 00 00 # 以下の I2C シーケンスは、2.7V ≦ VBAT1S≦ 2.9V の場合に過電流保護をプログラムします。 w 70 00 FD # w 70 0D 0D # w 70 5C C0 # w 70 3A 7D # r 70 3B 01 # # レジスタ 3B から読み取った値を記録します：XY w 70 3B XZ # Z=Y-2 w 70 0D 00 # w 70 00 00 # 以下の I2C シーケンスは、2.7V ≦ VBAT1S≦ 2.9V の場合に過電流保護をプログラムします。2w 70 00 FD # w 70 0D 0D # w 70 5C C0 # w 70 3A 7D # r 70 3B 01 # # レジスタ 3B から読み取った値を記録します：XY w 70 3B XZ # Z=Y-2 w 70 0D 00 # w 70 00 00 # XYXZ DSP のループバック 以下の I2C シーケンスにより、エコー・リファレンスに対する DSP のループバックはイネーブルになります。 #####DSP エコー・リファレンスのループバック w 70 00 00 # ページ 0x00 w 70 7F 00 w 70 16 C0 # オーディオ TX スロットは 0 にプログラムされる w 70 0E 00 # V センスをディセーブルにする w 70 0F 00 # I センスをディセーブルにする DSP のループバック 以下の I2C シーケンスにより、エコー・リファレンスに対する DSP のループバックはイネーブルになります。 #####DSP エコー・リファレンスのループバック w 70 00 00 # ページ 0x00 w 70 7F 00 w 70 16 C0 # オーディオ TX スロットは 0 にプログラムされる w 70 0E 00 # V センスをディセーブルにする w 70 0F 00 # I センスをディセーブルにする 以下の I2C シーケンスにより、エコー・リファレンスに対する DSP のループバックはイネーブルになります。 #####DSP エコー・リファレンスのループバック w 70 00 00 # ページ 0x00 w 70 7F 00 w 70 16 C0 # オーディオ TX スロットは 0 にプログラムされる w 70 0E 00 # V センスをディセーブルにする w 70 0F 00 # I センスをディセーブルにする 以下の I2C シーケンスにより、エコー・リファレンスに対する DSP のループバックはイネーブルになります。2#####DSP エコー・リファレンスのループバック w 70 00 00 # ページ 0x00 w 70 7F 00 w 70 16 C0 # オーディオ TX スロットは 0 にプログラムされる w 70 0E 00 # V センスをディセーブルにする w 70 0F 00 # I センスをディセーブルにする 電源に関する推奨事項 電源レール間の電源シーケンスは、SDZ ピンが Low に保持されている間は、任意の順序で適用できます。すべての電源が安定すると、SDZ ピンを High にセットして部品を初期化することができます。ハードウェア・リセットかソフトウェア・リセットの後は、OTP メモリをロードするために、以後のデバイスへのコマンドを 1ms 以上遅延させる必要があります ( セクションを参照)。 VBAT1S が内部生成される場合 (以下の を参照)、デバイスがソフトウェア・シャットダウン・モードに移行してからハードウェア・シャットダウン・モードに移行することが推奨されています。これにより、VBAT1S ピンは必ず、内蔵されている 5kΩ のプルダウン抵抗を使用して放電されます (ハードウェア・シャットダウン・モードにはありません)。 電源モード TAS2780 は、VBAT1S と PVDD の両方を電源として使用するか、または PVDD か VBAT1S のどちらかのみを電源とすることによって動作します。以下の表に、ユーザーのニーズに応じたさまざまな動作の電源モードを示します。 デバイス構成と電源モード 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 VBAT1S が外部 (PWR_MODE0、PWR_MODE1) の場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止し、PVDD 電源のままになります。 PWR_MODE2 では、Y ブリッジの動作モードを利用するため、PVDD 電源レベルが、内部生成された VBAT1S 電圧より少なくとも 2.5V 高いことを、ユーザーが確認する必要があります。電圧保護をイネーブルにするには、レジスタ・ビット PVDD_UVLO[5:0] を使用して、PVDD 電源の低電圧スレッショルドを 7.3V 以上に設定する必要があります。これにより、内部生成された 4.8V の VBAT1S によって、PVDD 電源は VBAT1S より 2.5V 以上高くなります。 電源に関する推奨事項 電源レール間の電源シーケンスは、SDZ ピンが Low に保持されている間は、任意の順序で適用できます。すべての電源が安定すると、SDZ ピンを High にセットして部品を初期化することができます。ハードウェア・リセットかソフトウェア・リセットの後は、OTP メモリをロードするために、以後のデバイスへのコマンドを 1ms 以上遅延させる必要があります ( セクションを参照)。 VBAT1S が内部生成される場合 (以下の を参照)、デバイスがソフトウェア・シャットダウン・モードに移行してからハードウェア・シャットダウン・モードに移行することが推奨されています。これにより、VBAT1S ピンは必ず、内蔵されている 5kΩ のプルダウン抵抗を使用して放電されます (ハードウェア・シャットダウン・モードにはありません)。 電源レール間の電源シーケンスは、SDZ ピンが Low に保持されている間は、任意の順序で適用できます。すべての電源が安定すると、SDZ ピンを High にセットして部品を初期化することができます。ハードウェア・リセットかソフトウェア・リセットの後は、OTP メモリをロードするために、以後のデバイスへのコマンドを 1ms 以上遅延させる必要があります ( セクションを参照)。 VBAT1S が内部生成される場合 (以下の を参照)、デバイスがソフトウェア・シャットダウン・モードに移行してからハードウェア・シャットダウン・モードに移行することが推奨されています。これにより、VBAT1S ピンは必ず、内蔵されている 5kΩ のプルダウン抵抗を使用して放電されます (ハードウェア・シャットダウン・モードにはありません)。 電源レール間の電源シーケンスは、SDZ ピンが Low に保持されている間は、任意の順序で適用できます。すべての電源が安定すると、SDZ ピンを High にセットして部品を初期化することができます。ハードウェア・リセットかソフトウェア・リセットの後は、OTP メモリをロードするために、以後のデバイスへのコマンドを 1ms 以上遅延させる必要があります ( セクションを参照)。 VBAT1S が内部生成される場合 (以下の を参照)、デバイスがソフトウェア・シャットダウン・モードに移行してからハードウェア・シャットダウン・モードに移行することが推奨されています。これにより、VBAT1S ピンは必ず、内蔵されている 5kΩ のプルダウン抵抗を使用して放電されます (ハードウェア・シャットダウン・モードにはありません)。VBAT1SVBAT1S 電源モード TAS2780 は、VBAT1S と PVDD の両方を電源として使用するか、または PVDD か VBAT1S のどちらかのみを電源とすることによって動作します。以下の表に、ユーザーのニーズに応じたさまざまな動作の電源モードを示します。 デバイス構成と電源モード 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 VBAT1S が外部 (PWR_MODE0、PWR_MODE1) の場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止し、PVDD 電源のままになります。 PWR_MODE2 では、Y ブリッジの動作モードを利用するため、PVDD 電源レベルが、内部生成された VBAT1S 電圧より少なくとも 2.5V 高いことを、ユーザーが確認する必要があります。電圧保護をイネーブルにするには、レジスタ・ビット PVDD_UVLO[5:0] を使用して、PVDD 電源の低電圧スレッショルドを 7.3V 以上に設定する必要があります。これにより、内部生成された 4.8V の VBAT1S によって、PVDD 電源は VBAT1S より 2.5V 以上高くなります。 電源モード TAS2780 は、VBAT1S と PVDD の両方を電源として使用するか、または PVDD か VBAT1S のどちらかのみを電源とすることによって動作します。以下の表に、ユーザーのニーズに応じたさまざまな動作の電源モードを示します。 デバイス構成と電源モード 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 VBAT1S が外部 (PWR_MODE0、PWR_MODE1) の場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止し、PVDD 電源のままになります。 PWR_MODE2 では、Y ブリッジの動作モードを利用するため、PVDD 電源レベルが、内部生成された VBAT1S 電圧より少なくとも 2.5V 高いことを、ユーザーが確認する必要があります。電圧保護をイネーブルにするには、レジスタ・ビット PVDD_UVLO[5:0] を使用して、PVDD 電源の低電圧スレッショルドを 7.3V 以上に設定する必要があります。これにより、内部生成された 4.8V の VBAT1S によって、PVDD 電源は VBAT1S より 2.5V 以上高くなります。 TAS2780 は、VBAT1S と PVDD の両方を電源として使用するか、または PVDD か VBAT1S のどちらかのみを電源とすることによって動作します。以下の表に、ユーザーのニーズに応じたさまざまな動作の電源モードを示します。 デバイス構成と電源モード 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 VBAT1S が外部 (PWR_MODE0、PWR_MODE1) の場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止し、PVDD 電源のままになります。 PWR_MODE2 では、Y ブリッジの動作モードを利用するため、PVDD 電源レベルが、内部生成された VBAT1S 電圧より少なくとも 2.5V 高いことを、ユーザーが確認する必要があります。電圧保護をイネーブルにするには、レジスタ・ビット PVDD_UVLO[5:0] を使用して、PVDD 電源の低電圧スレッショルドを 7.3V 以上に設定する必要があります。これにより、内部生成された 4.8V の VBAT1S によって、PVDD 電源は VBAT1S より 2.5V 以上高くなります。 TAS2780 は、VBAT1S と PVDD の両方を電源として使用するか、または PVDD か VBAT1S のどちらかのみを電源とすることによって動作します。以下の表に、ユーザーのニーズに応じたさまざまな動作の電源モードを示します。TAS2780VBAT1SPVDDPVDDVBAT1S デバイス構成と電源モード 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 デバイス構成と電源モード 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 電力モード 出力スイッチング・モード 電源条件 VBAT1S モード デバイス構成 使用事例とデバイスの機能 電力モード出力スイッチング・モード電源条件 VBAT1S モードVBAT1Sデバイス構成使用事例とデバイスの機能 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 PWR_MODE0 PVDD に高出力 PVDD>VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。 PWR_MODE0 PWR_MODE0 PVDD に高出力PVDD PVDD>VBAT1S PVDDVBAT1S外部 VBAT1S_MODE=0 CDS_MODE[1:0]=10 VBAT1S_MODECDS_MODE[1:0]=10 PVDD は出力電力の供給に使用される唯一の電源です。PVDD PWR_MODE1 Y ブリッジ - VBAT1S に高出力 PVDD 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE1 PWR_MODE1Y ブリッジ - VBAT1S に高出力VBAT1S PVDD PVDD外部 VBAT1S_MODE=0 CDS_MODE[1:0]=00 VBAT1S_MODECDS_MODE[1:0]=00 VBAT1S は、構成されたレベルとヘッドルームに基づく出力電力の供給に使用されます。オーディオ信号がプログラムされたスレッショルドを超えると、Class-D 出力は PVDD に切り替わります。VBAT1SPVDD PWR_MODE2 Y ブリッジ - VBAT1S に低出力 PVDD 内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。 PWR_MODE2 PWR_MODE2Y ブリッジ - VBAT1S に低出力VBAT1S PVDD PVDD内部 VBAT1S_MODE=1 CDS_MODE[1:0]=11 VBAT1S_MODECDS_MODE[1:0]=11 PVDD は唯一の電源です。VBAT1S は内部 LDO から供給され、アイドル・チャネル・レベルに近接した信号での供給に使用されます。オーディオ信号レベルが -100dBFS (デフォルト) を超えると、Class-D 出力は PVDD に切り替わります。PVDDVBAT1SPVDD PWR_MODE3 VBAT1S VBAT1S 外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 PWR_MODE3 PWR_MODE3 VBAT1S VBAT1S VBAT1S VBAT1S外部 VBAT1S_MODE=0 CDS_MODE[1:0]=01 VBAT1S_MODECDS_MODE[1:0]=01デバイスを強制的に低出力レール・モードで動作させることができます。たとえば、オーディオが再生されていない場合、この動作モードは低出力超音波チャープに使用することができます。 VBAT1S が外部 (PWR_MODE0、PWR_MODE1) の場合、PVDD が (VBAT1S + 2.5V) レベルを下回ると、Y ブリッジは電源間のスイッチングを停止し、PVDD 電源のままになります。VBAT1SPVDDVBAT1SPVDDPWR_MODE2 では、Y ブリッジの動作モードを利用するため、PVDD 電源レベルが、内部生成された VBAT1S 電圧より少なくとも 2.5V 高いことを、ユーザーが確認する必要があります。電圧保護をイネーブルにするには、レジスタ・ビット PVDD_UVLO[5:0] を使用して、PVDD 電源の低電圧スレッショルドを 7.3V 以上に設定する必要があります。これにより、内部生成された 4.8V の VBAT1S によって、PVDD 電源は VBAT1S より 2.5V 以上高くなります。PVDDVBAT1SPVDDVBAT1SPVDDVBAT1S レイアウト レイアウトのガイドライン 電源レールはすべて、 に示すように、低 ESR セラミック・コンデンサでバイパスする必要があります。 PGND、DGND、および GND に低インピーダンス接続を確立し、グランド・ノイズを最小限にするには、複数の伝導性エポキシでコーティングされたビアを持つグランド・プレーンをレイアウトに使用する必要があります。 このデバイスでは、以下のレイアウト設計要件に従うことが推奨されています。 大電流を通す次の信号には、広いパターンを使用してください：PVDD、VBAT1S、PGND、DGND、GND、およびスピーカの OUT_P、OUT_N。 PGND ピンはグランド・プレーンに直接接続して短絡させてください。 DGND ピンはグランド・プレーンに直接接続してください。 VSNS_P と VSNS_N は、スピーカにできる限り近づけて接続してください。 出力に EMI フェライトが使用されている場合は、VSNS_P と VSNS_N は EMI フェライト・フィルタとスピーカの間に接続してください。 VSNS_P と VSNS_N の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。 ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。 PVDD と VBAT1S のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください ( を参照)。 レイアウト例 次の図は、 で割り当てられている主要な部品の配置を示しています。 レイアウトと部品の配置 - 上層 レイアウトと部品の配置 - 下層 レイアウト レイアウトのガイドライン 電源レールはすべて、 に示すように、低 ESR セラミック・コンデンサでバイパスする必要があります。 PGND、DGND、および GND に低インピーダンス接続を確立し、グランド・ノイズを最小限にするには、複数の伝導性エポキシでコーティングされたビアを持つグランド・プレーンをレイアウトに使用する必要があります。 このデバイスでは、以下のレイアウト設計要件に従うことが推奨されています。 大電流を通す次の信号には、広いパターンを使用してください：PVDD、VBAT1S、PGND、DGND、GND、およびスピーカの OUT_P、OUT_N。 PGND ピンはグランド・プレーンに直接接続して短絡させてください。 DGND ピンはグランド・プレーンに直接接続してください。 VSNS_P と VSNS_N は、スピーカにできる限り近づけて接続してください。 出力に EMI フェライトが使用されている場合は、VSNS_P と VSNS_N は EMI フェライト・フィルタとスピーカの間に接続してください。 VSNS_P と VSNS_N の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。 ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。 PVDD と VBAT1S のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください ( を参照)。 レイアウトのガイドライン 電源レールはすべて、 に示すように、低 ESR セラミック・コンデンサでバイパスする必要があります。 PGND、DGND、および GND に低インピーダンス接続を確立し、グランド・ノイズを最小限にするには、複数の伝導性エポキシでコーティングされたビアを持つグランド・プレーンをレイアウトに使用する必要があります。 このデバイスでは、以下のレイアウト設計要件に従うことが推奨されています。 大電流を通す次の信号には、広いパターンを使用してください：PVDD、VBAT1S、PGND、DGND、GND、およびスピーカの OUT_P、OUT_N。 PGND ピンはグランド・プレーンに直接接続して短絡させてください。 DGND ピンはグランド・プレーンに直接接続してください。 VSNS_P と VSNS_N は、スピーカにできる限り近づけて接続してください。 出力に EMI フェライトが使用されている場合は、VSNS_P と VSNS_N は EMI フェライト・フィルタとスピーカの間に接続してください。 VSNS_P と VSNS_N の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。 ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。 PVDD と VBAT1S のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください ( を参照)。 電源レールはすべて、 に示すように、低 ESR セラミック・コンデンサでバイパスする必要があります。 PGND、DGND、および GND に低インピーダンス接続を確立し、グランド・ノイズを最小限にするには、複数の伝導性エポキシでコーティングされたビアを持つグランド・プレーンをレイアウトに使用する必要があります。 このデバイスでは、以下のレイアウト設計要件に従うことが推奨されています。 大電流を通す次の信号には、広いパターンを使用してください：PVDD、VBAT1S、PGND、DGND、GND、およびスピーカの OUT_P、OUT_N。 PGND ピンはグランド・プレーンに直接接続して短絡させてください。 DGND ピンはグランド・プレーンに直接接続してください。 VSNS_P と VSNS_N は、スピーカにできる限り近づけて接続してください。 出力に EMI フェライトが使用されている場合は、VSNS_P と VSNS_N は EMI フェライト・フィルタとスピーカの間に接続してください。 VSNS_P と VSNS_N の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。 ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。 PVDD と VBAT1S のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください ( を参照)。 電源レールはすべて、 に示すように、低 ESR セラミック・コンデンサでバイパスする必要があります。PGND、DGND、および GND に低インピーダンス接続を確立し、グランド・ノイズを最小限にするには、複数の伝導性エポキシでコーティングされたビアを持つグランド・プレーンをレイアウトに使用する必要があります。このデバイスでは、以下のレイアウト設計要件に従うことが推奨されています。 大電流を通す次の信号には、広いパターンを使用してください：PVDD、VBAT1S、PGND、DGND、GND、およびスピーカの OUT_P、OUT_N。 PGND ピンはグランド・プレーンに直接接続して短絡させてください。 DGND ピンはグランド・プレーンに直接接続してください。 VSNS_P と VSNS_N は、スピーカにできる限り近づけて接続してください。 出力に EMI フェライトが使用されている場合は、VSNS_P と VSNS_N は EMI フェライト・フィルタとスピーカの間に接続してください。 VSNS_P と VSNS_N の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。 ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。 PVDD と VBAT1S のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください ( を参照)。 大電流を通す次の信号には、広いパターンを使用してください：PVDD、VBAT1S、PGND、DGND、GND、およびスピーカの OUT_P、OUT_N。PGND ピンはグランド・プレーンに直接接続して短絡させてください。DGND ピンはグランド・プレーンに直接接続してください。VSNS_P と VSNS_N は、スピーカにできる限り近づけて接続してください。出力に EMI フェライトが使用されている場合は、VSNS_P と VSNS_N は EMI フェライト・フィルタとスピーカの間に接続してください。VSNS_P と VSNS_N の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。PVDD と VBAT1S のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください ( を参照)。 レイアウト例 次の図は、 で割り当てられている主要な部品の配置を示しています。 レイアウトと部品の配置 - 上層 レイアウトと部品の配置 - 下層 レイアウト例 次の図は、 で割り当てられている主要な部品の配置を示しています。 レイアウトと部品の配置 - 上層 レイアウトと部品の配置 - 下層 次の図は、 で割り当てられている主要な部品の配置を示しています。 レイアウトと部品の配置 - 上層 レイアウトと部品の配置 - 下層 次の図は、 で割り当てられている主要な部品の配置を示しています。 レイアウトと部品の配置 - 上層 レイアウトと部品の配置 - 上層 レイアウトと部品の配置 - 下層 レイアウトと部品の配置 - 下層 デバイスおよびドキュメントのサポート ドキュメントの更新通知を受け取る方法 ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。 コミュニティ・リソース 商標 デバイスおよびドキュメントのサポート ドキュメントの更新通知を受け取る方法 ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。 ドキュメントの更新通知を受け取る方法 ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。 ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。 ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。 コミュニティ・リソース コミュニティ・リソース 商標 商標 メカニカル、パッケージ、および注文情報 以下のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。 メカニカル、パッケージ、および注文情報 以下のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。 以下のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。 以下のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。 重要なお知らせと免責事項 TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。 これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。 上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。 TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE 郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated 重要なお知らせと免責事項 TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。 これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。 上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。 TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE 郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。 これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。 上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。 TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。 これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。 上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。 TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。 これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。 上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。 TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。 TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。 これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。 これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。 上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。 上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。 TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI の製品は、TI の販売条件、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI の販売条件ti.com お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。IMPORTANT NOTICE IMPORTANT NOTICE 郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated 郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated 郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated 郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated 郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265Copyright © 2023, Texas Instruments Incorporated Copyright © 2023, Texas Instruments Incorporated に示すように、低 ESR セラミック・コンデンサでバイパスする必要があります。

PGND、DGND、および GND に低インピーダンス接続を確立し、グランド・ノイズを最小限にするには、複数の伝導性エポキシでコーティングされたビアを持つグランド・プレーンをレイアウトに使用する必要があります。

このデバイスでは、以下のレイアウト設計要件に従うことが推奨されています。

• 大電流を通す次の信号には、広いパターンを使用してください：PVDD、VBAT1S、PGND、DGND、GND、およびスピーカの OUT_P、OUT_N。
• PGND ピンはグランド・プレーンに直接接続して短絡させてください。
• DGND ピンはグランド・プレーンに直接接続してください。
• VSNS_P と VSNS_N は、スピーカにできる限り近づけて接続してください。
• 出力に EMI フェライトが使用されている場合は、VSNS_P と VSNS_N は EMI フェライト・フィルタとスピーカの間に接続してください。
• VSNS_P と VSNS_N の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。
• ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。
• PVDD と VBAT1S のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください (図 12-1 を参照)。