JAJSC94C December   2012  – October 2015 TLC6C598-Q1

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 概要（続き）
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD定格
    3. 7.3 推奨動作条件
    4. 7.4 熱特性について
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 スイッチング特性
    8. 7.8 タイミング波形
    9. 7.9 代表的特性
  8. 8 パラメータ測定情報
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 サーマル・シャットダウン
      2. 9.3.2 シリアル・イン・インターフェイス
      3. 9.3.3 レジスタのクリア
      4. 9.3.4 出力チャネル
      5. 9.3.5 レジスタ・クロック
      6. 9.3.6 SER OUTによるカスケード接続
      7. 9.3.7 出力制御
    4. 9.4 デバイスの機能モード
      1. 9.4.1 VCC < 3Vでの動作
      2. 9.4.2 5.5V ≤ VCC ≤ 8Vでの動作
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 コミュニティ・リソース
    2. 13.2 商標
    3. 13.3 静電気放電に関する注意事項
    4. 13.4 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7 仕様

7.1 絶対最大定格

自由通気で動作温度範囲内の場合(特に記述のない限り)(1)
MIN MAX UNIT
VCC ロジック電源電圧 –0.3 8 V
VI ロジック入力電圧範囲 –0.3 8 V
VDS 電力DMOSのドレイン-ソース間電圧 –0.3 42 V
連続合計損失  熱特性についてを参照
TA 動作時周囲温度 –40 125 °C
TJ Operating junction temperature range –40 150 °C
Tstg 保管温度範囲 –55 165 °C
(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示したもので、推奨動作条件に示されている値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

7.2 ESD定格

VALUE UNIT
V(ESD) Electrostatic discharge Human body model (HBM), per AEC Q100-002(1) ±2000 V
Charged device model (CDM), per AEC Q100-011 すべてのピン ±750
Corner pins (1, 8, 9, and 16) ±750
(1) AEC Q100-002は、ANSI/ESDA/JEDEC JS-001仕様に従ってHBMストレス試験を実施することを示します。

7.3 推奨動作条件

MIN MAX 単位
VCC 電源電圧 3 5.5 V
VIH HIGHレベルの入力電圧 2.4 V
VIL LOWレベルの入力電圧 0.7 V
TA Operating ambient temperature –40 125 °C

7.4 熱特性について

THERMAL METRIC(1) TLC6C598-Q1 単位
PW (TSSOP) D (SOIC)
16ピン 16 PINS
RθJA Junction-to-ambient thermal resistance 129.4 100 °C/W
RθJC(top) Junction-to-case (top) thermal resistance 55.4 45 °C/W
RθJB Junction-to-board thermal resistance 65.8 40 °C/W
ψJT Junction-to-top characterization parameter 9.9 10 °C/W
ψJB Junction-to-board characterization parameter 65.2 40 °C/W
RθJC(bot) Junction-to-case (bottom) thermal resistance 該当なし 該当なし ℃/W
(1) 従来および新しい熱測定値の詳細については、『Semiconductor and IC Package Thermal Metrics』アプリケーション・レポート(SPRA953)を参照してください。

7.5 電気的特性

VCC= 5V、TC= 25℃ (特に記述のない限り)
PARAMETER TEST CONDITIONS MIN TYP MAX UNIT
DRAIN0 to DRAIN7. Drain-to-source voltage 40 V
VOH High-level output voltage, SER OUT IOH = –20 μA VCC = 5 V 4.9 4.99 V
IOH = −4 mA 4.5 4.69 V
VOL Low-level output voltage, SER OUT IOH = 20 μA VCC = 5 V 0.001 0.01 V
IOH = 4 mA 0.25 0.4 V
IIH High-level input current VCC = 5 V, VI = VCC 0.2 μA
IIL Low-level input current VCC = 5 V, VI = 0 –0.2 μA
ICC Logic supply current VCC = 5 V, no clock signal All outputs off 0.1 1 μA
All outputs on 88 160
ICC(FRQ) Logic supply current at frequency fSRCK = 5 MHz, CL = 30 pF All outputs on 200 μA
IDSX Off-state drain current VDS = 30 V VCC = 5 V 0.1 μA
VDS = 30 V, TC = 125°C VCC = 5 V 0.15 0.3
rDS(on) Static drain-source on-state resistance ID = 20 mA, VCC = 5 V, TA = 25°C,
Single channel ON		 6 7.41 8.6 Ω
ID = 20 mA, VCC = 5 V, TA = 25°C,
All channels ON		 6.7 8.3 9.6
ID = 20 mA, VCC = 3.3 V, TA = 25°C,
Single channel ON		 7.9 9.34 11.2
ID = 20 mA, VCC = 3.3 V, TA = 25°C,
All channels ON		 8.7 10.25 12.3
ID = 20 mA, VCC = 5 V, TA = 125°C,
Single channel ON		 9.1 11.13 12.9
ID = 20 mA, VCC = 5 V, TA = 125°C,
All channels ON		 10.3 12.28 14.5
ID = 20 mA, VCC = 3.3 V, TA = 125°C,
Single channel ON		 11.6 13.69 16.4
ID = 20 mA, VCC = 3.3 V, TA = 125°C,
All channels ON		 12.8 14.89 18.2
TSHUTDOWN Thermal shutdown trip point 150 175 200 ºC
Thys Hysteresis 15 ºC

7.6 タイミング要件

MIN NOM MAX UNIT
tsu セットアップ時間、SRCK↑前のSER IN HIGH 15 ns
th ホールド時間、SRCK↑後のSER IN HIGH 15 ns
tw SER INのパルス幅 40 ns

7.7 スイッチング特性

VCC = 5V、TJ = 25℃
PARAMETER TEST CONDITIONS MIN TYP MAX UNIT
tPLH 伝搬遅延時間、Gからの出力がLOWレベルからHIGHレベルへ CL = 30pF、ID = 48mA 220 ns
tPHL 伝搬遅延時間、Gからの出力がHIGHレベルからLOWレベルへ 75 ns
tr 立ち上がり時間、ドレイン出力 210 ns
tf 立ち下がり時間、ドレイン出力 128 ns
tpd 伝搬遅延時間、SRCK↓からSER OUTへ CL = 30pF、ID = 48mA 49.4 ns
tor SER OUTの立ち上がり時間(10%から90%まで) CL = 30pF 20 ns
tof SER OUTの立ち下がり時間(90%から10%まで) CL = 30pF 20 ns
f(SRCK) シリアルクロック周波数 CL = 30pF、ID = 20mA 10 MHz
tSRCK_WH SRCKパルス幅、HIGH 30 ns
tSRCK_WL SRCKパルス幅、LOW 30 ns

7.8 タイミング波形

SER INからSER OUTへの波形を、Figure 1に示します。出力信号は、シフト・レジスタ・クロック(SRCK)の立ち下がりエッジで現れます。これは、SER OUTに位相インバータが存在するためです(Figure 13を参照)。その結果、データがSER INからSER OUTへ転送されるにはSRCKの7.5周期分の時間が必要です。

TLC6C598-Q1 SER_IN_to_SER_OUT_Waveforms_SLIS142.gif Figure 1. SER INからSER OUTへの波形

スイッチング時間と電圧波形を、Figure 2に示します。これらすべてのパラメータのテストは、Figure 11に示すテスト回路を使用して行われました。

TLC6C598-Q1 Switching_Times_SLIS141.gif Figure 2. スイッチング時間と電圧波形

7.9 代表的特性

Figure 5およびFigure 6の条件: 単一チャネルがオン、Figure 7、Figure 8、Figure 9の条件: すべてのチャネルがオン。
TLC6C598-Q1 C001_SLIS142.png Figure 3. 電源電流と周波数との関係
TLC6C598-Q1 C003_SLIS142.png Figure 5. ドレイン-ソース間のオン状態抵抗とドレイン電流との関係
TLC6C598-Q1 C005_SLIS142.png Figure 7. ドレイン-ソース間のオン状態抵抗とドレイン電流との関係
TLC6C598-Q1 C007_SLIS142.png Figure 9. ドレイン-ソース間のオン状態抵抗とドレイン電流との関係
TLC6C598-Q1 C002_SLIS142.png Figure 4. 電源電流と電源電圧との関係
TLC6C598-Q1 C004_SLIS142.png Figure 6. ドレイン-ソース間のオン状態抵抗とドレイン電流との関係
TLC6C598-Q1 C006_SLIS142.png Figure 8. ドレイン-ソース間のオン状態抵抗とドレイン電流との関係
TLC6C598-Q1 C008_SLIS142.png Figure 10. スイッチング時間と周囲温度との関係