JAJSIR1C March   2020  – April 2024 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
    1. 3.1 機能ブロック図
  5. デバイスの比較
    1. 4.1 関連製品
  6. 端子構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
    3. 5.3 信号の説明
      1. 5.3.1 アナログ信号
      2. 5.3.2 デジタル信号
      3. 5.3.3 電源およびグランド
      4. 5.3.4 テスト、JTAG、リセット
    4. 5.4 ピン多重化
      1. 5.4.1 GPIO 多重化ピン
        1. 5.4.1.1 GPIO 多重化ピンの表
      2. 5.4.2 ADC ピンのデジタル入力 (AIO)
      3. 5.4.3 GPIO 入力クロスバー
      4. 5.4.4 GPIO 出力クロスバー、CLB クロスバー、CLB 出力クロスバー、ePWM クロスバー
    5. 5.5 内部プルアップおよびプルダウン付きのピン
    6. 5.6 未使用ピンの接続
  7. 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 - 民生用
    3. 6.3  ESD 定格 - 車載用
    4. 6.4  推奨動作条件
    5.     電源電圧
    6. 6.5  消費電力の概略
      1. 6.5.1 システム消費電流
      2. 6.5.2 動作モード テストの説明
      3. 6.5.3 消費電流のグラフ
      4. 6.5.4 消費電流の低減
        1. 6.5.4.1 ペリフェラル ディセーブル時の標準的な電流低減
    7. 6.6  電気的特性
    8. 6.7  PN パッケージの熱抵抗特性
    9. 6.8  PM パッケージの熱抵抗特性
    10. 6.9  PT パッケージの熱抵抗特性
    11. 6.10 熱設計の検討事項
    12. 6.11 システム
      1. 6.11.1  パワー マネージメント モジュール (PMM)
        1. 6.11.1.1 概要
        2. 6.11.1.2 概要
          1. 6.11.1.2.1 電源レール監視
            1. 6.11.1.2.1.1 I/O POR (パワーオン・リセット) 監視
            2. 6.11.1.2.1.2 I/O BOR (ブラウンアウト・リセット) 監視
            3. 6.11.1.2.1.3 VDD POR (パワーオン・リセット) 監視
          2. 6.11.1.2.2 外部監視回路の使用
          3. 6.11.1.2.3 遅延ブロック
          4. 6.11.1.2.4 内部1.2V LDO 電圧レギュレータ (VREG)
        3. 6.11.1.3 外付け部品
          1. 6.11.1.3.1 デカップリング・コンデンサ
            1. 6.11.1.3.1.1 VDDIO デカップリング
            2. 6.11.1.3.1.2 VDD デカップリング
        4. 6.11.1.4 電源シーケンス
          1. 6.11.1.4.1 電源ピンの一括接続
          2. 6.11.1.4.2 信号ピンの電源シーケンス
          3. 6.11.1.4.3 電源ピンの電源シーケンス
            1. 6.11.1.4.3.1 内部 VREG/VDD モード シーケンス
            2. 6.11.1.4.3.2 電源シーケンスの概要と違反の影響
            3. 6.11.1.4.3.3 電源スルーレート
        5. 6.11.1.5 パワー・マネージメント・モジュールの電気的データおよびタイミング
          1. 6.11.1.5.1 パワー・マネージメント・モジュールの特性
          2. 6.11.1.5.2 パワー マネージメント モジュールの動作条件
      2. 6.11.2  リセット タイミング
        1. 6.11.2.1 リセット ソース
        2. 6.11.2.2 リセットの電気的データおよびタイミング
          1. 6.11.2.2.1 リセット (XRSn) のタイミング要件
          2. 6.11.2.2.2 リセット (XRSn) のスイッチング特性
          3. 6.11.2.2.3 リセットのタイミング図
      3. 6.11.3  クロック仕様
        1. 6.11.3.1 クロック・ソース
        2. 6.11.3.2 クロック周波数、要件、および特性
          1. 6.11.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 6.11.3.2.1.1 入力クロック周波数
            2. 6.11.3.2.1.2 XTAL 発振器の特性
            3. 6.11.3.2.1.3 X1 のタイミング要件
            4. 6.11.3.2.1.4 APLL 特性
            5. 6.11.3.2.1.5 XCLKOUT のスイッチング特性
            6. 6.11.3.2.1.6 内部クロック周波数
        3. 6.11.3.3 入力クロックおよび PLL
        4. 6.11.3.4 XTAL 発振器
          1. 6.11.3.4.1 はじめに
          2. 6.11.3.4.2 概要
            1. 6.11.3.4.2.1 電気発振回路
              1. 6.11.3.4.2.1.1 動作モード
                1. 6.11.3.4.2.1.1.1 水晶動作モード
                2. 6.11.3.4.2.1.1.2 シングルエンド動作モード
              2. 6.11.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 6.11.3.4.2.2 水晶振動子
            3. 6.11.3.4.2.3 GPIO 動作モード
          3. 6.11.3.4.3 機能動作
            1. 6.11.3.4.3.1 ESR – 等価直列抵抗
            2. 6.11.3.4.3.2 Rneg – 負性抵抗
            3. 6.11.3.4.3.3 起動時間
            4. 6.11.3.4.3.4 DL – 励振レベル
          4. 6.11.3.4.4 水晶振動子の選択方法
          5. 6.11.3.4.5 テスト
          6. 6.11.3.4.6 一般的な問題とデバッグのヒント
          7. 6.11.3.4.7 水晶発振回路の仕様
            1. 6.11.3.4.7.1 水晶発振器の電気的特性
            2. 6.11.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件
        5. 6.11.3.5 内部発振器
          1. 6.11.3.5.1 INTOSC の特性
      4. 6.11.4  フラッシュ パラメータ
      5. 6.11.5  RAM の仕様
      6. 6.11.6  ROM の仕様
      7. 6.11.7  エミュレーション / JTAG
        1. 6.11.7.1 JTAG の電気的データおよびタイミング
          1. 6.11.7.1.1 JTAG のタイミング要件
          2. 6.11.7.1.2 JTAG スイッチング特性
          3. 6.11.7.1.3 JTAG タイミング図
        2. 6.11.7.2 cJTAG の電気的データおよびタイミング
          1. 6.11.7.2.1 cJTAG のタイミング要件
          2. 6.11.7.2.2 cJTAG のスイッチング特性
          3. 6.11.7.2.3 cJTAG のタイミング図
      8. 6.11.8  GPIO の電気的データおよびタイミング
        1. 6.11.8.1 GPIO - 出力タイミング
          1. 6.11.8.1.1 汎用出力のスイッチング特性
        2. 6.11.8.2 GPIO - 入力タイミング
          1. 6.11.8.2.1 汎用入力のタイミング要件
          2. 6.11.8.2.2 サンプリング モード
        3. 6.11.8.3 入力信号のサンプリング ウィンドウ幅
      9. 6.11.9  割り込み
        1. 6.11.9.1 外部割り込み (XINT) の電気的データおよびタイミング
          1. 6.11.9.1.1 外部割り込みのタイミング要件
          2. 6.11.9.1.2 外部割り込みのスイッチング特性
          3. 6.11.9.1.3 外部割り込みのタイミング
      10. 6.11.10 低消費電力モード
        1. 6.11.10.1 クロック ゲーティング低消費電力モード
        2. 6.11.10.2 低消費電力モードのウェークアップ タイミング
          1. 6.11.10.2.1 アイドル モードのタイミング要件
          2. 6.11.10.2.2 アイドル モードのスイッチング特性
          3. 6.11.10.2.3 IDLE 開始および終了タイミング図
          4. 6.11.10.2.4 スタンバイ モードのタイミング要件
          5. 6.11.10.2.5 スタンバイ モードのスイッチング特性
          6. 6.11.10.2.6 STANDBY の開始 / 終了タイミング図
          7. 6.11.10.2.7 ホールト モードのタイミング要件
          8. 6.11.10.2.8 ホールト モードのスイッチング特性
          9. 6.11.10.2.9 HALT 開始および終了タイミング図
    13. 6.12 アナログ ペリフェラル
      1. 6.12.1 アナログ ピンと内部接続
      2. 6.12.2 アナログ信号の説明
      3. 6.12.3 A/D コンバータ (ADC)
        1. 6.12.3.1 ADC の構成可能性
          1. 6.12.3.1.1 信号モード
        2. 6.12.3.2 ADC の電気的データおよびタイミング
          1. 6.12.3.2.1 ADC の動作条件
          2. 6.12.3.2.2 ADC の特性
          3. 6.12.3.2.3 ‌ADC の INL と DNL
          4. 6.12.3.2.4 ADC 入力モデル
          5. 6.12.3.2.5 ADC のタイミング図
      4. 6.12.4 温度センサ
        1. 6.12.4.1 温度センサの電気的データおよびタイミング
          1. 6.12.4.1.1 温度センサの特性
      5. 6.12.5 コンパレータ・サブシステム (CMPSS)
        1. 6.12.5.1 CMPSS の電気的データおよびタイミング
          1. 6.12.5.1.1 コンパレータ電気的特性
          2.        CMPSS コンパレータの入力換算オフセットとヒステリシス
          3. 6.12.5.1.2 CMPSS DAC の静的電気特性
          4. 6.12.5.1.3 CMPSS の説明用グラフ
    14. 6.13 制御ペリフェラル
      1. 6.13.1 拡張パルス幅変調器 (ePWM)
        1. 6.13.1.1 制御ペリフェラルの同期
        2. 6.13.1.2 ePWM の電気的データおよびタイミング
          1. 6.13.1.2.1 ePWM のタイミング要件
          2. 6.13.1.2.2 ePWM のスイッチング特性
          3. 6.13.1.2.3 トリップ ゾーン入力のタイミング
            1. 6.13.1.2.3.1 トリップ ゾーン入力のタイミング要件
        3. 6.13.1.3 外部 ADC 変換開始の電気的データおよびタイミング
          1. 6.13.1.3.1 外部 ADC 変換開始のスイッチング特性
      2. 6.13.2 高分解能パルス幅変調器 (HRPWM)
        1. 6.13.2.1 HRPWM の電気的データおよびタイミング
          1. 6.13.2.1.1 高分解能 PWM の特性
      3. 6.13.3 拡張キャプチャおよび高分解能キャプチャ (eCAP、HRCAP)
        1. 6.13.3.1 高分解能キャプチャ (HRCAP)
        2. 6.13.3.2 eCAP と HRCAP のブロック図
        3. 6.13.3.3 eCAP/HRCAP 同期
        4. 6.13.3.4 eCAP の電気的データおよびタイミング
          1. 6.13.3.4.1 eCAP のタイミング要件
          2. 6.13.3.4.2 eCAP のスイッチング特性
        5. 6.13.3.5 HRCAP の電気的データおよびタイミング
          1. 6.13.3.5.1 HRCAP スイッチング特性
          2. 6.13.3.5.2 HRCAP の図とグラフ
      4. 6.13.4 拡張直交エンコーダ パルス (eQEP)
        1. 6.13.4.1 eQEP の電気的データおよびタイミング
          1. 6.13.4.1.1 eQEP のタイミング要件
          2. 6.13.4.1.2 eQEP のスイッチング特性
    15. 6.14 通信ペリフェラル
      1. 6.14.1 CAN (Controller Area Network)
      2. 6.14.2 I2C (Inter-Integrated Circuit)
        1. 6.14.2.1 I2C の電気的データおよびタイミング
          1. 6.14.2.1.1 I2C のタイミング要件
          2. 6.14.2.1.2 I2C のスイッチング特性
          3. 6.14.2.1.3 I2C タイミング図
      3. 6.14.3 PMBus (Power Management Bus) インターフェイス
        1. 6.14.3.1 PMBus の電気的データおよびタイミング
          1. 6.14.3.1.1 PMBus の電気的特性
          2. 6.14.3.1.2 PMBus ファスト モードのスイッチング特性
          3. 6.14.3.1.3 PMBus スタンダード モードのスイッチング特性
      4. 6.14.4 シリアル通信インターフェイス (SCI)
      5. 6.14.5 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 6.14.5.1 SPI マスタ モードのタイミング
          1. 6.14.5.1.1 SPI マスタ モードのタイミング要件
          2. 6.14.5.1.2 SPI マスタ モードのスイッチング特性 (クロック位相=0)
          3. 6.14.5.1.3 SPI マスタ モードのスイッチング特性 (クロック位相=1)
          4. 6.14.5.1.4 SPI マスタ モードのタイミング図
        2. 6.14.5.2 SPI スレーブ モードのタイミング
          1. 6.14.5.2.1 SPI スレーブ モードのタイミング要件
          2. 6.14.5.2.2 SPI スレーブ モードのスイッチング特性
          3. 6.14.5.2.3 SPI スレーブ モード タイミング図
      6. 6.14.6 LIN (Local Interconnect Network)
      7. 6.14.7 高速シリアル インターフェイス (FSI)
        1. 6.14.7.1 FSI トランスミッタ
          1. 6.14.7.1.1 FSITX の電気的データおよびタイミング
            1. 6.14.7.1.1.1 FSITX スイッチング特性
            2. 6.14.7.1.1.2 FSITX タイミング
        2. 6.14.7.2 FSI レシーバ
          1. 6.14.7.2.1 FSIRX の電気的データおよびタイミング
            1. 6.14.7.2.1.1 FSIRX のタイミング要件
            2. 6.14.7.2.1.2 FSIRX スイッチング特性
            3. 6.14.7.2.1.3 FSIRX タイミング
        3. 6.14.7.3 FSI SPI 互換モード
          1. 6.14.7.3.1 FSITX SPI 信号モードの電気的データおよびタイミング
            1. 6.14.7.3.1.1 FSITX SPI 信号モードのスイッチング特性
            2. 6.14.7.3.1.2 FSITX SPI 信号モードのタイミング
      8. 6.14.8 ホスト インターフェイス コントローラ (HIC)
        1. 6.14.8.1 HIC の電気的データおよびタイミング
          1. 6.14.8.1.1 HIC のタイミング要件
          2. 6.14.8.1.2 HIC スイッチング特性
          3. 6.14.8.1.3 HIC のタイミング図
  8. 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  メモリ
      1. 7.3.1 メモリ マップ
        1. 7.3.1.1 専用 RAM (Mx RAM)
        2. 7.3.1.2 ローカル共有 RAM (LSx RAM)
        3. 7.3.1.3 グローバル共有 RAM (GSx RAM)
      2. 7.3.2 フラッシュ メモリ マップ
        1. 7.3.2.1 フラッシュ セクタのアドレス
      3. 7.3.3 ペリフェラル・レジスタのメモリ・マップ
    4. 7.4  識別
    5. 7.5  バス アーキテクチャ – ペリフェラル コネクティビティ
    6. 7.6  C28x プロセッサ
      1. 7.6.1 浮動小数点演算ユニット (FPU)
      2. 7.6.2 高速整数除算ユニット
      3. 7.6.3 三角関数演算ユニット (TMU)
      4. 7.6.4 VCRC ユニット
    7. 7.7  組み込みのリアルタイム解析および診断 (ERAD)
    8. 7.8  バックグラウンド CRC-32 (BGCRC)
    9. 7.9  ダイレクト メモリ アクセス (DMA)
    10. 7.10 デバイス ブート モード
      1. 7.10.1 デバイス ブートの構成
        1. 7.10.1.1 ブート モード ピンの構成
        2. 7.10.1.2 ブート モード テーブル オプションの設定
      2. 7.10.2 GPIO の割り当て
    11. 7.11 デュアル コード セキュリティ モジュール
    12. 7.12 ウォッチドッグ
    13. 7.13 C28x タイマ
    14. 7.14 デュアル クロック コンパレータ (DCC)
      1. 7.14.1 特長
      2. 7.14.2 DCCx (DCC0、DCC1) クロック ソース入力のマッピング
    15. 7.15 構成可能ロジック ブロック (CLB)
  9. アプリケーション、実装、およびレイアウト
    1. 8.1 デバイスの主な特長
    2. 8.2 アプリケーション情報
      1. 8.2.1 代表的なアプリケーション
        1. 8.2.1.1 サーボ・ドライブ制御モジュール
          1. 8.2.1.1.1 システム・ブロック図
          2. 8.2.1.1.2 サーボ ドライブ制御モジュールのリソース
        2. 8.2.1.2 サーバー / テレコム電源ユニット (PSU)
          1. 8.2.1.2.1 システム・ブロック図
          2. 8.2.1.2.2 サーバーおよびテレコム PSU (電源) のリソース
        3. 8.2.1.3 商用テレコム整流器
          1. 8.2.1.3.1 システム・ブロック図
          2. 8.2.1.3.2 商用テレコム整流器のリソース
        4. 8.2.1.4 EV 充電ステーション向けパワー・モジュール
          1. 8.2.1.4.1 システム ブロック図
          2. 8.2.1.4.2 EV 充電ステーション向けパワー モジュール資料
        5. 8.2.1.5 エアコン室外機
          1. 8.2.1.5.1 システム・ブロック図
          2. 8.2.1.5.2 エアコン室外機のリソース
  10. デバイスおよびドキュメントのサポート
    1. 9.1 入門と次のステップ
    2. 9.2 デバイスおよび開発ツールの命名規則
    3. 9.3 マーキング
    4. 9.4 ツールとソフトウェア
    5. 9.5 ドキュメントのサポート
    6. 9.6 サポート・リソース
    7. 9.7 商標
    8. 9.8 静電気放電に関する注意事項
    9. 9.9 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

デジタル信号

表 5-3 デジタル信号
信号名ピンの種類説明GPIO80 QFP64 QFP48 QFP
ADCSOCAOO外部 ADC 用の ADC 変換開始 A33、838、5832、4725
ADCSOCBOO外部 ADC 用の ADC 変換開始 B10、3249、7640、6332
CANA_RXICAN-A 受信12、18、3、30、33、35、51、36、38、48、50、60、7430、32、39、41、49、6124、25、31、33、39、47
CANA_TXOCAN-A 送信13、17、19、2、31、32、37、42、35、40、46、49、51、59、6129、34、37、40、42、48、5023、29、32、34、38、40
CLB_OUTPUTXBAR1OCLB 出力クロスバー出力 119、2251、6742、5634
CLB_OUTPUTXBAR2OCLB 出力クロスバー出力 239、756、6846、5743
CLB_OUTPUTXBAR3OCLB 出力クロスバー出力 342、4457、69
CLB_OUTPUTXBAR4OCLB 出力クロスバー出力 443、4554、73
CLB_OUTPUTXBAR5OCLB 出力クロスバー出力 55、858、7447、6147
CLB_OUTPUTXBAR6OCLB 出力クロスバー出力 615、459、784838
CLB_OUTPUTXBAR7OCLB 出力クロスバー出力 71、1462、795141
CLB_OUTPUTXBAR8OCLB 出力クロスバー出力 8663、8052、6442、48
EPWM1_AOePWM-1 出力 A301、635242
EPWM1_BOePWM-1 出力 B1、312、625141
EPWM2_AOePWM-2 出力 A2、4161、6650、5540
EPWM2_BOePWM-2 出力 B3、4060、6449、5339
EPWM3_AOePWM-3 出力 A14、459、794838
EPWM3_BOePWM-3 出力 B15、574、786147
EPWM4_AOePWM-4 出力 A22、667、8056、6448
EPWM4_BOePWM-4 出力 B23、765、6854、5743
EPWM5_AOePWM-5 出力 A16、839、5833、4726
EPWM5_BOePWM-5 出力 B17、940、7534、62
EPWM6_AOePWM-6 出力 A10、1850、7641、6333
EPWM6_BOePWM-6 出力 B11、1937、5131、4234
EPWM7_AOePWM-7 出力 A12、2836、42、302、24
EPWM7_BOePWM-7 出力 B13、293、351、291、23
EQEP1_AIeQEP-1 入力 A10、25、28、35、40、44、64、42、48、64、69、76、802、39、53、63、642、31、48
EQEP1_BIeQEP-1 入力 B11、29、37、41、73、37、46、66、681、31、37、55、571、29、43
EQEP1_INDEXI/OeQEP-1 インデックス13、17、23、31、39、43、92、35、40、54、56、65、7529、34、46、54、6223
EQEP1_STROBEI/OeQEP-1 ストローブ12、16、22、30、42、81、36、39、57、58、6730、33、47、5624、26
EQEP2_AIeQEP-2 入力 A11、14、18、2437、41、50、7931、35、4127、33
EQEP2_BIeQEP-2 入力 B15、16、19、25、3338、39、42、51、7832、33、4225、26、34
EQEP2_INDEXI/OeQEP-2 インデックス26、29、393、43、561、461
EQEP2_STROBEI/OeQEP-2 ストローブ27、28、44、44、592、482、38
ERRORSTSOエラー ステータス出力。この信号を使用する場合は、外部プルダウンが必要です。24、28、293、4、411、2、351、2、27
FSIRXA_CLKIFSIRX-A 入力クロック13、30、33、39、41、35、38、56、59、6329、32、46、48、5223、25、38、42
FSIRXA_D0IFSIRX-A データ入力 012、3、32、4036、49、60、6430、40、49、5324、32、39
FSIRXA_D1IFSIRX-A データ入力 111、2、31、412、37、61、6631、50、5540
FSITXA_CLKOFSITX-A 出力クロック10、27、44、744、68、69、7657、6343
FSITXA_D0OFSITX-A データ出力 026、45、6、943、73、75、8062、6448
FSITXA_D1OFSITX-A データ出力 125、46、5、6、842、58、6、74、8047、61、6447、48
FSITXA_TDM_CLKIFSITX-A 時分割マルチプレクス クロック入力18、850、5841、4733
FSITXA_TDM_D0IFSITX-A 時分割マルチプレクス データ入力10、1951、7642、6334
FSITXA_TDM_D1IFSITX-A 時間分割マルチプレクス データ追加入力1625141
GPIO0I/O汎用入出力 0635242
GPIO1I/O汎用入出力 11625141
GPIO2I/O汎用入出力 22615040
GPIO3I/O汎用入出力 33604939
GPIO4I/O汎用入出力 44594838
GPIO5I/O汎用入出力 55746147
GPIO6I/O汎用入出力 66806448
GPIO7I/O汎用入出力 77685743
GPIO8I/O汎用入出力 885847
GPIO9I/O汎用入出力 997562
GPIO10I/O汎用入出力 10107663
GPIO11I/O汎用入出力 11113731
GPIO12I/O汎用入出力 1212363024
GPIO13I/O汎用入出力 1313352923
GPIO14I/O汎用入出力 141479
GPIO15I/O汎用入出力 151578
GPIO16I/O汎用入出力 1616393326
GPIO17I/O汎用入出力 17174034
GPIO18_X2I/O汎用入出力 18_X218504133
GPIO19_X1I/O汎用入出力 19_X119514234
GPIO22I/O汎用入出力 22226756
GPIO23I/O汎用入出力 23236554
GPIO24I/O汎用入出力 2424413527
GPIO25I/O汎用入出力 252542
GPIO26I/O汎用入出力 262643
GPIO27I/O汎用入出力 272744
GPIO28I/O汎用入出力 2828422
GPIO29I/O汎用入出力 2929311
GPIO30I/O汎用入出力 30301
GPIO31I/O汎用入出力 31312
GPIO32I/O汎用入出力 3232494032
GPIO33I/O汎用入出力 3333383225
GPIO34I/O汎用入出力 343477
GPIO35I/O汎用入出力 3535483931
GPIO37I/O汎用入出力 3737463729
GPIO39I/O汎用入出力 39395646
GPIO40I/O汎用入出力 40406453
GPIO41I/O汎用入出力 41416655
GPIO42I/O汎用入出力 424257
GPIO43I/O汎用入出力 434354
GPIO44I/O汎用入出力 444469
GPIO45I/O汎用入出力 454573
GPIO46I/O汎用入出力 46466
GPIO61I/O汎用入出力 6161
GPIO62I/O汎用入出力 6262
GPIO63I/O汎用入出力 6363
HIC_A0IHIC アドレス 085847
HIC_A1IHIC アドレス 12、2643、615040
HIC_A2IHIC アドレス 21625141
HIC_A3IHIC アドレス 3236554
HIC_A4IHIC アドレス 427、4144、6655
HIC_A5IHIC アドレス 5226756
HIC_A6IHIC アドレス 642、757、685743
HIC_A7IHIC アドレス 743、554、746147
HIC_BASESEL0IHIC ベース アドレス範囲選択 025、942、7562
HIC_BASESEL1IHIC ベース アドレス範囲選択 1635242
HIC_BASESEL2IHIC ベース アドレス範囲選択 24594838
HIC_D0I/OHIC データ 026、3338、433225
HIC_D1I/OHIC データ 116、2739、443326
HIC_D2I/OHIC データ 217、4240、5734
HIC_D3I/OHIC データ 324、4341、543527
HIC_D4I/OHIC データ 43、560、7449、6139、47
HIC_D5I/OHIC データ 513、40、4435、64、6929、5323
HIC_D6I/OHIC データ 611、4537、7331
HIC_D7I/OHIC データ 739、4456、6946
HIC_D8I/OHIC データ 830、81、5847
HIC_D9I/OHIC データ 92、3461、775040
HIC_D10I/OHIC データ 101、312、625141
HIC_D11I/OHIC データ 1113、2335、6529、5423
HIC_D12I/OHIC データ 1215、4166、7855
HIC_D13I/OHIC データ 1312、2236、6730、5624
HIC_D14I/OHIC データ 146、768、8057、6443、48
HIC_D15I/OHIC データ 1514、574、796147
HIC_INTOHIC デバイス割り込み12、18、3236、49、5030、40、4124、32、33
HIC_NBE0IHIC バイト イネーブル 011、1937、5131、4234
HIC_NBE1IHIC バイト イネーブル 134、40、664、77、8053、6448
HIC_NCSIHIC チップ セレクト29311
HIC_NOEOHIC 出力イネーブル28、34、602、492、39
HIC_NRDYOHIC 準備完了37、946、7537、6229
HIC_NWEIHIC データ書き込みイネーブル10、35、4、4648、59、6、7639、48、6331、38
I2CA_SCLI/ODI2C-A オープン ドレイン双方向クロック1、18、27、33、37、43、838、44、46、50、54、58、6232、37、41、47、5125、29、33、41
I2CA_SDAI/ODI2C-A オープン ドレイン双方向データ10、19、26、32、35、4243、48、49、51、57、63、7639、40、42、52、6331、32、34、42
I2CB_SCLI/ODI2C-B オープン ドレイン双方向クロック15、29、3、93、60、75、781、49、621、39
I2CB_SDAI/ODI2C-B オープン ドレイン双方向データ14、2、28、344、61、77、792、502、40
LINA_RXILIN-A 受信23、29、33、35、423、38、48、57、651、32、39、541、25、31
LINA_TXOLIN-A 送信22、28、32、37、464、46、49、6、672、37、40、562、29、32
LINB_RXILIN-B 受信11、13、15、19、23、41、935、37、51、65、66、75、7829、31、42、54、55、6223、34
LINB_TXOLIN-B 送信10、12、14、18、22、24、4036、41、50、64、67、76、7930、35、41、53、56、6324、27、33
OUTPUTXBAR1O出力クロスバー出力 12、24、3441、61、7735、5027、40
OUTPUTXBAR2O出力クロスバー出力 225、3、3742、46、6037、4929、39
OUTPUTXBAR3O出力クロスバー出力 314、26、4、543、59、74、7948、6138、47
OUTPUTXBAR4O出力クロスバー出力 415、27、33、638、44、78、8032、6425、48
OUTPUTXBAR5O出力クロスバー出力 528、42、74、57、682、572、43
OUTPUTXBAR6O出力クロスバー出力 629、43、93、54、751、621
OUTPUTXBAR7O出力クロスバー出力 711、16、30、441、37、39、6931、3326
OUTPUTXBAR8O出力クロスバー出力 817、31、452、40、7334
PMBUSA_ALERTI/ODPMBus-A オープン ドレイン双方向アラート13、19、27、37、4335、44、46、51、5429、37、4223、29、34
PMBUSA_CTLI/OPMBus-A 制御信号 - スレーブ入力 / マスタ出力12、18、26、35、4236、43、48、50、5730、39、4124、31、33
PMBUSA_SCLI/ODPMBus-A オープン ドレイン双方向クロック15、16、24、3、35、4139、41、48、60、66、7833、35、39、49、5526、27、31、39
PMBUSA_SDAI/ODPMBus-A オープン ドレイン双方向データ14、17、2、25、34、4040、42、61、64、77、7934、50、5340
SCIA_RXISCI-A 受信データ17、25、28、3、35、94、40、42、48、60、752、34、39、49、622、31、39
SCIA_TXOSCI-A 送信データ16、2、24、29、37、83、39、41、46、58、611、33、35、37、47、501、26、27、29、40
SPIA_CLKI/OSPI-A クロック12、18、3、936、50、60、7530、41、49、6224、33、39
SPIA_SIMOI/OSPI-A スレーブ入力、マスタ出力 (SIMO)11、16、2、837、39、58、6131、33、47、5026、40
SPIA_SOMII/OSPI-A スレーブ出力、マスタ入力 (SOMI)1、10、13、1735、40、62、7629、34、51、6323、41
SPIA_STEI/OSPI-A スレーブ送信イネーブル (STE)11、19、537、51、63、7431、42、52、6134、42、47
SPIB_CLKI/OSPI-B クロック14、22、26、28、32、44、43、49、59、67、792、40、48、562、32、38
SPIB_SIMOI/OSPI-B スレーブ入力、マスタ出力 (SIMO)24、30、40、71、41、64、6835、53、5727、43
SPIB_SOMII/OSPI-B スレーブ出力、マスタ入力 (SOMI)16、25、31、41、62、39、42、66、8033、55、6426、48
SPIB_STEI/OSPI-B スレーブ送信イネーブル (STE)15、23、27、29、333、38、44、65、781、32、541、25
SYNCOUTO外部 ePWM 同期パルス39、656、8046、6448
TDIIJTAG テスト データ入力 (TDI) - TDI は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。このピンを JTAG TDI として使用する場合は、入力がフローティング入力にならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要がある。35483931
TDOOJTAG テスト データ出力 (TDO) - TDO は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。JTAG アクティビティがない場合、TDO 機能はトライステート状態になり、このピンはフローティング状態のままになる。GPIO 入力がフローティングにならないように、内部プルアップをイネーブルにするか、または外部プルアップをボードに追加する必要がある。37463729
X1I水晶発振器入力またはシングルエンド クロック入力。水晶発振器をイネーブルにする前に、デバイス初期化ソフトウェアでこのピンを設定する必要がある。この発振器を使用するには、X1 と X2 の間に水晶振動子を接続する必要がある。このピンを使って、シングルエンドの 3.3V レベル クロックを供給することもできる。ALT 機能の詳細については、『TMS320F28002x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「システム制御」の章の「外部発振器 (XTAL)」セクションの表を参照してください。19514234
X2O水晶発振器出力。ALT 機能の詳細については、『TMS320F28002x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「システム制御」の章の「外部発振器 (XTAL)」セクションの表を参照してください。18504133
XCLKOUTO外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力します。16、1839、5033、4126、33