JAJSM69C September   2009  – January 2023 TPD2S017

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. Revision History
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Dissipation Ratings
    7. 6.7 Typical Characteristics
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
    4. 7.4 Device Functional Modes
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curves
  9. Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 Trademarks
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  12. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

TPD2S017 は、2 チャネルの静電気放電 (ESD) 保護デバイスです。この保護製品は、各ラインに 2 段の ESD 過渡電圧抑制 (TVS) ダイオードを提供し、通常 1Ω の直列抵抗絶縁を実現します。このアーキテクチャにより、デバイスはシステム・レベルの ESD 衝撃時に非常に低い電圧にクランプできます。

TPD2S017 は、IEC61000-4-2 ESD 保護規格に準拠しています。直列抵抗部品のために、TPD2S017 には制御されたフィルタのロールオフが含まれており、さらに強力なスプリアス EMI 抑制とシグナル・インテグリティが得られます。モノリシックなシリコン・テクノロジーにより、差動信号ペア間のクランプ容量や直列抵抗など、部品の値を適切にマッチングすることができます。ライン容量と直列抵抗の厳密なマッチングにより、追加された ESD クランプによる差動信号の歪みが最小限に抑えられ、本デバイスは高速差動データ速度 (1.5Gbps 超過) で動作することができます。DBV パッケージはフロースルー・ピン・マッピングにより、基板レイアウトを容易にします。

この ESD 保護デバイスの代表的なアプリケーションは、USB データ・ライン、IEEE 1394 インターフェイス、LVDS、MDDI/MIPI、HS 信号に対する回路保護です。

パッケージ情報 (1)
部品番号 パッケージ 本体サイズ (公称)
TPD2S017 DBV (SOT-23、6) 2.90mm × 1.60mm
利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-60FA3F01-7E98-4B5D-A2C3-E1F9B499A7D3-low.gifアプリケーション回路図