JAJSGC8D October   2018  – May 2026 TPS25982

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 低電圧保護 (UVLO および UVP)
      2. 7.3.2 過電圧保護 (OVP)
      3. 7.3.3 突入電流、過電流、および短絡保護
        1. 7.3.3.1 スルーレートおよび突入電流制御 (dVdt)
        2. 7.3.3.2 サーキット ブレーカ
        3. 7.3.3.3 アクティブ電流制限
        4. 7.3.3.4 短絡保護
      4. 7.3.4 過熱保護 (OTP)
      5. 7.3.5 アナログ負荷電流モニタ (IMON)
      6. 7.3.6 パワー グッド (PG)
      7. 7.3.7 負荷検出 / ハンドシェイク (LDSTRT)
    4. 7.4 フォルト応答
    5. 7.5 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション：データセンター サーバーのスタンバイ電源レール保護
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 デバイスの選択
        2. 8.2.2.2 電流制限スレッショルドの設定：RILIM の選択
        3. 8.2.2.3 低電圧誤動作防止の設定点
        4. 8.2.2.4 電流監視抵抗の選択：RIMON
        5. 8.2.2.5 出力電圧ランプ時間の設定 (TdVdt)
          1. 8.2.2.5.1 ケース 1：負荷なしの起動：出力容量 COUT のみが電流を引き込む
          2. 8.2.2.5.2 ケース 2：負荷ありの起動：出力容量 COUT および負荷が電流を引き込む
        6. 8.2.2.6 ロード ハンドシェイク (LDSTRT) 遅延の設定
        7. 8.2.2.7 過渡過電流ブランキング間隔の設定 (tITIMER)
        8. 8.2.2.8 自動再試行遅延と再試行回数の設定
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 光モジュールの電源レール パスの保護
        1. 8.3.1.1 設計要件
        2. 8.3.1.2 デバイスの選択
        3. 8.3.1.3 外付け部品の選択
        4. 8.3.1.4 電圧降下
        5. 8.3.1.5 アプリケーション曲線
      2. 8.3.2 12V レール アプリケーションの入力保護：PCIe カード、ストレージ インターフェイス、および DC ファン
    4. 8.4 電源に関する推奨事項
      1. 8.4.1 過渡保護
      2. 8.4.2 出力短絡測定
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.7 負荷検出 / ハンドシェイク (LDSTRT)

LDSTRT ピンは、下流の負荷回路が存在し、正常に起動したことを TPS25982 に通知するためのメカニズムを提供します。これにより、システムは、どのような条件で負荷に電力を供給するかを追加で制御でき、負荷が存在しない場合や、想定された起動時間内に有効なハンドシェイク信号を提供できない場合には、電力を遮断できます。

TPS25982 がスタートアップシーケンスを完了し、出力がフル電圧に達すると、PG 信号をアサートします。同時に、内部電流源 (ILDSTRT) を使用して LDSTRT ピンのコンデンサ (CLDSTRT) の充電も開始します。負荷回路がピンを Low にプルする前に、LDSTRT ピン電圧が VLDSTRT を超えると、TPS25982 はその状態を LDSTRT 故障として検出し、FET をオフにして負荷への電源供給を停止します。LDSTRT 故障をトリガするまでの時間は、次の式から計算できます：

式 13. t L D S T R T m s = C L D S T R T n F × v L D S T R T V I L D S T R T ( μ A )

通常動作中に、負荷回路が LDSTRT ピンへのアクティブなプルダウンを解除すると、コンデンサ CLDSTRT は再び充電を開始し、最終的にその電圧が VLDSTRT に達すると、LDSTRT 故障によるシャットダウンが発生します。

TPS25982 が LDSTRT 故障によってオフになると、次の 3 つの方法で再びオンにできます：

  • LDSTRT ピンが Low に駆動されます
  • 入力電源電圧が Low (< VUVP(F)) に駆動され、その後 High (> VUVP(R)) に駆動されます
  • EN/UVLO 電圧が Low (< VSD) に駆動され、High (> VUVLO(R)) に駆動されます

この機能が必要ない場合は、LDSTRT ピンをグランドに接続してください。

TPS25982 正常な LDSTRT ハンドシェイク図 7-7 正常な LDSTRT ハンドシェイク
TPS25982 LDSTRT ハンドシェイクに失敗図 7-8 LDSTRT ハンドシェイクに失敗

LDSTRT ピンは、負荷またはモジュールが接続されている場合にのみ出力電力を供給する、負荷検出機能またはモジュール検出機能の実装にも使用できます。この機能の代表的な用途として、スイッチやルータなどのネットワーク機器における光モジュール用電源レールがあります。LDSTRT ピンは、モジュールが挿入されたときにモジュール側によって Low にプルダウンされる、モジュール コネクタ上の対応ピンに接続する必要があります。そのような信号の一例が、QSFP-DD モジュールの ModPrsL 信号です。

この方式では、最初に TPS25982 が起動または有効化されると、出力が充電され、PG がアサートされます。モジュールが接続されていない場合、LDSTRT ピンには外部プルダウンが存在しないため、内部プルアップによってピン電圧が上昇し始めます。LDSTRT ピンの電圧が VLDSTRT を超えると、TPS25982 は出力電力をオフにします。後からモジュールが接続されると、LDSTRT ピンはモジュールによって Low にプルダウンされ、TPS25982 は出力電源をオンにします。

TPS25982 LDSTRT を使用した光学モジュール プラグイン検出図 7-9 LDSTRT を使用した光学モジュール プラグイン検出